32-静电放电模型及其失效特征

１．　引言

微电子器件在加工生产、组装、贮存及运输过程中，可能与带静电的容器、测试设备及操作人员相接触，所带静电经过器件外引脚放电到地，使器件受到损伤或失效。静电放电会影响微电子器件的生产成品率、制造成本、产品质量和可靠性等。尽管在过去的十多年中，集成电路设计者在电路中加入了各种静电保护电路，集成电路制造厂家采取了各种静电防护措施，如防静电工作区内机器设备和操作人员的接地，使用专门的防静电材料，以及采用离子风机等静电消除器等，但是随着集成电路特征尺寸的减小以及ＣＭＯＳ集成电路的广泛使用，静电放电对微电子器件的危害却仍然很严重。静电放电导致的成品率损失可能达百分之几，有时甚至高达百分之几十。统计数据表明，在对因顾客抱怨而退回集成电路制造厂家的器件的失效分析中，电过应力（主要为静电放电）造成的器件应用现场的失效率约占总数

ELECTRONICS QUALITY

的十分之一到三分之一。如何有效的降低静电放电对微电子器件的危害，是集成电路设计和制造厂家需要研究的问题。

产生静电放电的静电源多种多样，摩擦起电、感应起电和电容起电等是常见的静电来源。在一个缺少静电保护的工作环境里，静电源随处可见，如工作人员所穿的化纤衣服、鞋和携带的工具，地毯，未接地的工作台面和机器设备等。这些不同的静电源在对不同的物体放电时所表现出的结果也呈现出多样性。为了研究这些ＥＳＤ事件对微电子器件的危害，得到具有重复性的静电放电效果，人们建立起不同的静电放电模型来模拟不同场合静电放电的主要特点，并利用这些模型来分析静电损伤的特征。

在对失效器件的分析过程中，虽然确定了ＥＳＤ是导致器件失效的原因，但是由于缺乏对各种静电放电模型所对应的失效机理和失效特征的深入认识，人们往往难以将失效原因的现场调查缩小到一个很小

的范围，ＥＳＤ防护措施的改进往往事倍功半。

２．静电放电模型和模拟测试方

法

根据静电放电的放电源和放电形式的多样性，人们建立起多种静电放电模型，来模拟静电放电的主要特征。在微电子领域，以下三种静电放电模型被广泛采用。

２．１　人体模型

人体模型是根据带静电的操作者与器件的外引脚接触，通过器件对地放电，致使器件失效而建立的。人体能储存一定的静电电量，因此人体明显地存在电容效应。人体也有电阻，人体电阻依赖于人体肌肉的弹性、水分和接触电阻等因数。目前广泛使用的人体模型测试电路的人体等效电阻和电容分别是１５００Ω和１００ＰＦ。

２．２　机器模型

机器模型用来模拟带电导体

・２００６第０９期・

件的电容值与器件的封装结构、外引脚排列形式及器件放置时的方位等因素有关，一般仅为几个ＰＦ。带电器件放电时，其内部放电通道的电阻一般仅为几个欧姆。考虑到放电电阻Ｒ的值比较小，放电时器件外引脚的电感对放电的影响不能忽略。因此带电器件模型采用ＲＬＣ的电路结构。该模型电路对地放电时，得到的放电电流波形为迅速衰减的正弦波。

三种静电放电模型的电流脉冲的差别表现在放电时间和峰值电流的不同，它们的放电电流脉冲波形如图２－１所示。

会在电场的作用下在结间迁移，导致结间的电阻型短路。当位于ＰＮ结二次击穿点处的熔化的硅发生再凝固时，ＰＮ结处的Ｐ型和Ｎ型掺杂剂的分布发生了改变。而且，再分布的过程改变了硅的晶体性质。这些变化导致结间反向漏电流小幅或大幅增加。

表面有较大面积熔化过的铝互连线、碳化的塑封用环氧树脂和烧过的键合引线。ＥＯＳ对芯片表面的损伤，用低放大倍数的光学显微镜就可发现变色的芯片表面区域，其变色区域直径大约在１０μｍ以上。而对ＥＳＤ失效器件，因静电放电时间很短，对芯片造成损伤的能量较小，所以通常在低放大倍数的光学显微镜下，

３．１．２金属／多晶硅互连线或电阻烧坏

ＥＳＤ事件产生的局部焦耳热也可能使金属／多晶硅互连线或电阻烧坏，这主要取决于铝线或多晶硅线的宽度、接触孔尺寸、结面积和电流分布等。互连线的电流携带能

不能在芯片表面发现变色的区域。需要使用高放大倍数的光学显微镜才可能发现损伤位置。大多数情况下，需要对芯片进行逐层剥离分析，然后在高放大倍数的光学显微镜或ＳＥＭ（扫描电子显微镜）下才能观察到ＥＳＤ造成的损伤。

３．ＥＳＤ失效的特征

微电子器件的静电损伤，在电

力是它的横截面积的函数，并且还与电流聚集、台阶覆盖和热阱等因

３．３　人体模型和机器模型ＥＳＤ失效特征

对人体模型ＥＳＤ失效，失效器件在不同的引出脚间表现为多种电学特征，如输入／输出脚漏电、电阻型短路、电源脚漏电、功能失效和降低的反向击穿电压。器件的物理损伤

性能测试时表现为开短路、漏电、数有关。例如由于氧化层台阶处的功能失效或电参数退化。其失效机理可分为两类：一类是与电流有关的失效，如ＰＮ结的损伤，接触孔合

铝层横截面积的减小，在ＥＳＤ脉冲大电流作用下，铝层更容易熔化而开路。ＥＳＤ脉冲大电流有时只是部分熔化电阻材料，导致电阻值的漂移和相关电参数的失效。当输入

ＥＳＤ保护电路中有多晶硅电阻时，主要位于输入／输出脚的ＥＳＤ保护电静电放电容易使多晶硅电阻受到损伤，失效部位常出现在多晶硅电阻

图２－１　三种静电放电模型的放电电流波

形

・２００６第０９期・

路里。但如果器件的电性能测量表现为电源脚漏电（Ｉｃｃ）或者功能失效，器件的物理损伤也可能位于器件的核心电路里。

ELECTRONICS QUALITY

拐弯处和多晶硅电阻与铝互连线的接触孔处。

到漏源极电弧击穿。

对机器模型ＥＳＤ失效，失效器件的电学特征和器件的损伤形貌及位置都与人体模型ＥＳＤ失效类似。即器件的物理损伤主要位于输入／输出脚的ＥＳＤ保护电路里。但如果器件的电性能测量表现为电源脚漏电（Ｉｃｃ）或者功能失效，器件的物理损伤也可能位于器件的核心电路里。

图３－３和图３－４是对机器模型ＥＳＤ敏感度测试失效样品的分析所

表　３－１　三种ＥＳＤ模型的典型放电

时

间和峰值电流

ＥＳＤ模型ＨＢＭＭＭＣＤＭ

放电时间～１５０ｎｓ～５ｎｓ＜１ｎｓ

峰值电流０．６７Ａ／１ｋＶ１７．５Ａ／１ｋＶ１０Ａ／１ｋＶ

着芯片制造和封装测试自动化程度的提高，人体接触器件的机会相对减少，带电器件模型ＥＳＤ事件已成为造成微电子器件失效的主要原因之一。

微镜下能否发现变色的芯片表面区域是区别ＥＯＳ和ＥＳＤ失效的重要特征。

ＨＢＭ和ＭＭ两种类型静电失效的位置和损伤特征类似。器件的损伤主要位于输入／输出脚的ＥＳＤ保护电路里。但如果器件的电性能测量表现为电源脚漏电或者功能失效，器件的损伤也可能位于器件的核心电路里。两种类型的失效往往不能简单地加以区分，对同一种器件，可从损伤的严重程度以及运用两种

图３－１　ＨＢＭ失效－

接触孔合金钉

图３－３　ＭＭ失效－接触孔合金钉

图

３－５　ＣＤＭ失效－多晶硅熔丝

图３－２　ＨＢＭ失效－

漏源极电弧击穿

ELECTRONICS QUALITY

图３－４　ＭＭ失效－漏源极电弧击穿图３－６　ＣＤＭ失效－栅氧化层针孔

・２００６第０９期・

１．引言

互连就是将同一芯片内的各个独立的元器件连接成为具有一定功能的电路模块。对互连金属材料，首先要求电阻率要小，其次要求易于淀积和刻蚀，还要有好的抗电迁移特性以适应集成电路技术进ＥＳＤ模型的模拟测试结果加以对比分析。表４－１列出了人体模型和机器模型在引脚组合、失效类型、损伤位置和特征的对比结果。

ＣＤＭ类型静电失效，因为很短的脉冲宽度和很快的上升时间，邻近键合垫的ＨＢＭ和ＭＭ静电保护电路不能作出快速反应，损伤常发生在第一个输入缓冲级，表现为多晶硅损伤或多晶硅栅边缘下的栅氧化层击穿，无电弧击穿。这是区别于ＨＢＭ和ＭＭ静电失效的重要特征。◆

一步发展的需要。Ａｌ（铝）是长期以来应用最为广泛的互连材料，但是随着集成电路的按比例缩小，最小特征尺寸的不断减小，在深亚微米阶段，与门延迟相比，互连引起的延迟ＲＣ占总延迟的比重越来越大。大量实例说明，当器件的特征长度

小于０．３μｍ，则互连的信号损失和信号延迟约占总延迟和损失的７５％以上［１］。

采用低电阻率的互连材料和低介电常数的介质材料可以有效的降低互连系统的延迟时间ＲＣ，所以铜及低Ｋ介质互连体系，就成为集

表４－１人体模型和机器模型的对比

引脚组合

／输出脚对接地脚／输出脚对电源脚

失效类型

电源脚漏电（Ｉｄｄ）电源脚漏电（Ｉｄｄ）

损伤／位置

下拉保护电路里的电弧击穿上拉保护电路里的电弧击穿

输入／输出脚漏电（ｌｅａｋａｇｅ）下拉保护电路里的接触孔、ＰＮ结输入／输出脚漏电（ｌｅａｋａｇｅ）上拉保护电路里的接触孔、ＰＮ结

输入／输出脚对输入／输出脚输入／输出脚漏电（ｌｅａｋａｇｅ）上拉或下拉保护电路里的接触孔、ＰＮ电源脚　对　接地脚接地脚　对　电源脚２００４．

［２］　ＪＥＳＤ２２－Ａ１１４Ｃ　ＥｌｅｃｔｒｏｓｔａｔｉｃＤｉｓｃｈａｒｇｅ　（ＥＳＤ）　Ｓｅｎｓｉｔｉｖｉｔｙ　ＴｅｓｔｉｎｇＨｕｍａｎ　Ｂｏｄｙ　Ｍｏｄｅｌ　（ＨＢＭ）．

［３］　ＪＥＳＤ２２－Ａ１１５Ａ　ＥｌｅｃｔｒｏｓｔａｔｉｃＤｉｓｃｈａｒｇｅ　（ＥＳＤ）　Ｓｅｎｓｉｔｉｖｉｔｙ　ＴｅｓｔｉｎｇＭａｃｈｉｎｅ　Ｍｏｄｅｌ　（ＭＭ）．

［４］　ＪＥＳＤ２２－Ｃ１０１－Ａ　Ｆｉｅｌｄ－ＩｎｄｕｃｅｄＣｈａｒｇｅｄ－Ｄｅｖｉｃｅ　Ｍｏｄｅｌ　Ｔｅｓｔ　Ｍｅｔｈｏｄ　ｆｏｒＥｌｅｃｔｒｏｓｔａｔｉｃ－Ｄｉｓｃｈａｒｇｅ－Ｗｉｔｈｓｔａｎｄ

电源脚漏电（Ｉｄｄ）／功能失效核心电路里的漏源极电弧击穿电源脚漏电（Ｉｄｄ）／功能失效核心电路里的漏源极电弧击穿

Ｔｈｒｅｓｈｏｌｄｓ　ｏｆ　ＭｉｃｒｏｅｌｅｃｔｒｏｎｉｃＣｏｍｐｏｎｅｎｔｓ．

［５］　邓永孝著．半导体器件失效分析［Ｍ］．北京：宇航出版社，１９９１年．

［６］　Ｓ．Ｂｅｅｂｅ，Ｃｈａｒａｃｔｅｒｉｚａｔｉｏｎ，ｍｏｄｅｌｉｎｇ　ａｎｄ　ｄｅｓｉｇｎ　ｏｆ　ＥＳＤ　ｐｒｏｔｅｃｔｉｏｎｃｉｒｃｕｉｔｓ，ＰｈＤ　Ｔｈｅｓｉｓ，ＣＩＳ，Ｃｅｎｔｅｒ　ｆｏｒＩｎｔｅｇｒａｔｅｄ　Ｓｙｓｔｅｍｓ，Ｓｔａｎｆ

ｏｒｄＵｎｉｖｅｒｓｉｔｙ，Ｓｔａｎｆｏｒｄ，Ｃａｌｉｆｏｒｎｉａ，ＵＳＡ，１９９８

ELECTRONICS QUALITY

参考文献：

［１］　刘尚合等编．静电放电及危害防护［Ｍ］．北京：北京邮电大学出版社，

・２００６第０９期・