数电课程设计电子钟
洛 阳 理 工 学 院
课 程 设 计 说
课程名称:数字电子技术课程设计 设计课题:数字电子钟
专 业:电气工程及其自动化
班 级:B120406
姓 名:
书 2015年1月12日明
课 程 设 计 任 务 书
电气工程与自动化系电气工程及其自动化专业
学生姓名 班级B120406学号
课程名称:数字电子技术课程设计
设计题目:数字电子钟
课程设计内容与要求:
1 时钟能够数字显示“时”“分”“秒”,并采用24小时
计时显示方式。
2 具有校时功能,能够快速校准“时”“分”“秒”。
3 具有定时功能,能设定定时时间,当时钟到达指定时间,时钟起闹,超过十秒自动停止(选作)。
4 采用中小规模数字集成电路等。
设计(论文)开始日期 2015年1月12日 指导教师
设计(论文)完成时间 2015年1月16日 指导教师
2015 年1月12
日
课 程 设 计 评 语 第1页 电气工程与自动化系电气工程及其自动化专业
学生姓名 班级B120406学号
课程名称:数字电子技术课程设计
设计题目:数字电子钟
课程设计篇幅:
指导教师评语:
图 纸 说明书
摘 要
实现电子钟的方法有很多,如用单片机或纯数字电路实
现。本文主要讲述电子钟的纯数字电路设计,即不包含软件部分。而单纯的硬件电路对于初学者掌握最基本的电学原理是有着重要作用的。
本文主要包含脉冲发生电路设计、计数器设计和控制电路设计三部分。产生脉冲的方式本文将介绍三种,这三种方法各有千秋,有的易于实现,有的稳定性能很好。脉冲发生在这个设计中主要有两个作用,一个是作为时基信号,另一个是在整点报时的时候驱动扬声器发生。在计数器部分,本文采用了异步计数的方式,并阐述了不使用同步法计数的主要原因。实现数字电子钟需要使用六片4位二级制计数器分别组成十进制,六进制,和二十四进制的计数器。数字电子钟的校对功能同样重要,本文给出了通过手动开关和数字(电路)控制开关来实现校对功能的方法。即对计数器而言,既可以通过改变时钟信号来校准,也可以通过读取预置数来校准。本文也包含了显示电路单元的设计,以及实物的制作等内容。
本文最终的实现方案可行性将在第五章中详加叙述。同时将说明在设计方面存在的不足以及改进的方法。
目 录
第1章 绪论 ............................................................................................6
第2章 脉冲发生电路的设计 ............................................................. 7
2.1 方案一:555定时器外接RC元件构成多谐振荡电路 ...........7
2.2 方案二:石英晶体多谐振荡电路 .......................... ........ ........ 8
第3章 计数器设计 ............................................................ ........ ........ 9
3.1 异步电路实现方法 ............................................. ........ ........ .....9
3.2 同步电路实现方法 ............................................. ........ ........... 13
第4章 控制电路设计 ......................................................................15
4.1 校准功能的实现 ............................................... ......................15
4.2 LED显示电路 ................................................. ........................17
4.3 定时闹铃功能的实现 .......................................... ....................18
第5章 课程设计总结 ................................................. ........................19
参考文献 ..................................................................................20
附录1 整体电路图 ............................................................................. 21
附录2 器件清单 ..................................................... ............................22
一组成员请注意,我们组的课题名称及要求已在上面材料中给出,目录给出了设计的重要部分,大家也可以自己设计自己的部分,以上仅供参考,不作为课程设计的标准,但本组所有成员的原理图相同,本人会在三天内给出所有原理图(还会附带本人的设计说明书供产考),望大家能在16号之前完成作业。(本文解释权归组长所有)
第1章 绪论
实现电子钟的方法有很多,如用单片机或纯数字电路实现。本文主要讲述电子钟的纯数字电路设计,即不包含软件部分。虽然在软件与硬件的界限逐渐不甚清晰的今天,纯硬件电路的应用已愈来愈少,但单纯的硬件电路对于初学者掌握最基本的电学原理仍有重要作用。也可以说,搞好硬件电路的设计与开发,是软件编程的基础。
本文主要分三部分来阐述数字电子钟的设计。即时钟发生器的设计,计数器设计和控制电路的设计。 其中,时钟发生器的原理较为简单,本文介绍了三种实现方法,分别是“555定时器外接RC元件构成多谐振荡电路”、“用CD4060外接晶振的振荡电路”、“用双三极管组成的振荡电路”。后者较为复杂。主要体现在各片计数器之间的关系上。由于同步法实现起来有诸多问题,所以第三章本文将主要介绍异步的实现方法。第四章的控制电路的设计主要通过74161芯片读取预置数的功能来实现。 设计数字电子钟,计数器是核心环节,主要通过计数器芯片和与非门电路等互相搭配来实现。第三章和第四章的介绍仅限于理论的分析,对其实际操作的环节将在第五章中着重介绍。其重点在于是同步控制还是异步控制,是利用读数清零,还是令其强制清零。同时,由于可以实现的计数器有很多。但不同的芯片其功能有不尽形同,在设计的时候,要求设计者要能区分这其中细微的
差别。
第2章 脉冲发生电路的设计
2.1 方案一:555定时器外接RC元件构成多谐振荡电路
555定时器是一种常见的时钟发生电路。它具有电路结构简单,使用的外围元件少等特点。
由555定时器构成的多谐振荡器由电阻R1、R2,电容C以及旁路电容Cp等组成。其输出频率:
当f=1Hz时,若选C为1μF的电解电容,取ln2=0.69,得R1+2R2=1449.275kΩ。令R1=1MΩ,R2=449.275kΩ。若R2用220k+220k+6.8k+10k//3.3k的形式替换,可得到周期为1.00000403s的脉冲。
方案二:晶体振荡器电路 晶体振荡器是构成数字式时钟的核心,它保证了时钟的走时准确及稳定。 一般输出为方波的数字式晶体振荡器电路通常有两类,一类是用TTL门电路构成;另一类是通过CMOS非门构成的电路,如图1.2所示,从图上可以看出其结构非常简单。该电路广泛使用于各种需要频率稳定及准确的数字电路,如数字钟、电子计算机、数字通信电路等。
图1.2所示电路中,CMOS非门U1与晶体、电容和电阻构成晶体振荡器电路,U2实现整形功能,将振荡器输出的近似于正弦波的波形转换为较理想的方波。输出反馈电阻fR为非门提供偏置,使电路工作于放大区域,即非门的功能近似于一个高增益的反相放大器。电容C1、C2与晶体构成一个谐振型网络,完成对振荡频率的控制功能,同时提供了一个180度相移,从而和非门构成一个正反馈网络,实现了振荡器的功能。由于晶体具有较高的频率稳定性及准确性,
从而保证了输出频率的稳定和准确。
第3章 计数器设计
3.1 异步电路实现方法
计数器由6片十六进制计数器74HC161(或用十进制计数器74160亦可)和其他门电路构成。分别用于模拟电子钟的时、分、秒的个位和十位。
如下图所示,将脉冲信号送入第一片的CLK端,作为时钟。7脚(ENP)、1脚(CLR')、10脚(ENT)均接Vcc。这里需要注意的是如果使用TTL集成电路,且电源电压大于
5.5V,以上需接高电平的各引脚不能与电源直接相连,否则会使IC损坏。而如果使用CMOS集成电路,则多余输入端一定不能悬空,因为电平不稳会对电路的逻辑情况产生干扰。
图3-1 分钟信号产生方法
第一片正常工作时,由于时钟频率为1Hz,所以每过1s计数一次,也就相当于电子钟秒的个位数,其工作状态应为10进制计数器。由于74161是16进制计数器,所以在Q1A和Q1D后接与非门反馈到置数端(LD'),即当输出为1001时等到下降沿读数。之所以不使用复位法清零,是因为复位清零功能不受时钟控制。如果使用复位法清零,应将与非门接在Q1B和Q1D之后再反馈到清零端,这样就可以在输出“1010”(8421码的A)的时刻立即清零。由于不受时钟控制,所以不必等到时钟下降沿到来,清零过程只是一个瞬间,
在数显管上也不会显示出来。但此种方法形成的脉冲占空比接近于1,在对下一片作用的时候有效脉冲宽度有限,所以不采用复位法清零。
(a) (b)
图3-2 复位清零(a)与置数清零(b)的比较 以第一片的清零信号作为第二片的时钟信号。 第二片相当于电子钟秒的十位,其工作状态应设置为6进制计数器。当其计数到“0101”(BCD码的5)时,维持一个由第一片分频所得的脉冲周期,即等待个位再计数10次,然后通过读取预置数清零。
图3-3 秒清零信号与十秒清零信号波形
使用双通道示波器的不同量程对这部分电路进行跟踪,
其波形如图3-3.图中幅值量程大的是第二片的清零信号,幅值小的是第一片的清零信号,即第二片的时钟信号。从图中可明显看出,当第一片的清零信号(即第二片的时钟信号)下降沿到来时,读取预置数,将Q2A和Q2C的高电平变为低电平,第二片输出“0000”,同时第二片的清零信号上升为高电平。显然此清零信号的周期为1min,所以将其作为下一片74161的时钟信号。
上述方法存在一个问题,就是当个位数到9时,十位立即计数一次,就是说是十进制形式的逢九进一,虽然仍是十进制的计数方式,但与电子钟的功能显然不同。原因从图3-2的(b)中可以看出。当个位出现“1001”的瞬间,个位数由8跳变为9,处于下降沿,此下降沿又作为第二片的时钟信号,故第二片在由8向9跳变的同时就开始计数。
解决方法是将第一片的清零信号取反,然后再作为第二片的时钟就可。如图3-5。
图3-5 对74HC161进位信号的改进
将3个上述系统级联可得小时位能计数到60点的电子
钟。然后再将小时位进行改动即可。具体方法如下:
对第六片74HC161输出端Q6B取反,准备反馈到LD6',即将小时的十位设置成3进制计数器。然后将其与前面五片的五个清零信号一同取“或逻辑”,再将输出反馈到LD6'。整体电路图如图3-6。(注:图示电路图是按74161设计的,74160则不能正常运行,因为前者下降沿触发,而后者上升沿触发。如果一定要用74160则应去掉图中所有非门)
3.2 同步电路实现方法
与异步实现的方法不同的是,同步电路的所有计数芯片都采用同一时钟进行控制。将前一片的清零信号送至下一片的ENP或ENT。同时由于读取预置数是通过时钟下降沿来工作的,如果所有计数器采用同一时钟,那么就要对输出信号加1再取与非送至CLR'。如秒的十位应为6进制计数器,则不能取“0101”做与非,而应是将“0110”取与非,即Q2B和Q2C取与非后反馈至CLR'。但这样做就会存在图3-2(a)所说的有效脉宽过窄不足以驱动下一片芯片的问题。因此不采用同步法来实现本电路。
第4章 控制电路设计
这部分电路所要实现的功能主要是对电子钟进行校准,实现整点报时和驱动显示LED等功能。
4.1 校准功能的实现
综上所述,电子钟在温度,气压等环境条件影响以外,工作中最大的问题就是时钟信号(秒信号)不准确,造成时间不准的情况出现。至少到目前来看,在世界范围内都没有时间误差绝对为零的钟表产品,无论是机械表还是电子表。所以,给电子表添加校准功能是十分必要的。
校准功能主要通过读取预置数来实现。电子表共有6位,但秒的个位和十位没有必要进行校准,所以需要处理的只有四位。
图4-1 预置数法校准
以分钟的个位为例,在其输入端连接四个逻辑开关,用来调整预置数。图4-1中所有电阻均为限流电阻。在实际操
作时,逻辑输入可以通过加法器等方法来实现,从而实现用较少的开关来控制。当设置好预置数后,按下开关S,使LD'端为低电平。这时芯片会等待前片送过来的时钟的下降沿,然后读取预置数。但问题是一定要等到下降沿到来才能读数,而如果是小时的脉冲,不是要等上一个小时吗?所以需要对时钟进行响应的处理。
图4-2是对上述方法进行的改进。该方案中使用到了一个双刀双掷开关。当开关闭合后,LD'端变为低电平的同时,也将输入信号变为电子表的秒脉冲信号。这样的话下降沿在1s内即可到来。校准用时大大减小。
将此电路扩展到其他三片计数器芯片上,即可实现电子钟的校准功能。此方法缺点是装置复杂,且如果设置预置数超过了计数器的进制数,电路会出现故障。其优点是原理简单。
图4-2 通过双刀开关控制的脉冲分配电路
还有一种实现方法与上述类似,但不必读取预置数,即
直接对输入脉冲进行控制。这样就避免了设置预置数时会超出计数器进制数等问题,也与常见的电子钟更为接近。这种方法较偏重于实际,而不着意对电路进行逻辑分析。较上述方法灵活许多。
图4-3单刀开关的控制方法
4.2 LED显示电路
图4-4 共阴极数码管驱动电路
由于CMOS可以驱动TTL,所以显示电路用CMOS和TTL都能驱动。本例中使用的的是74LS48.图中电阻为限流电阻,调其阻值可使LED亮度变化。如图4-4.
4.3 定时时功能的实现
定时即通过一定的电路使电子钟能够出声。可以用到的设备包括蜂鸣器和扬声器。让这两个器件的发声的前提是要有变化较快的电压和较大的电流。通过电平控制555可以产生变化的电压,利用单管放大原理(共集电极放大)可实现对电流的放大。控制器件也无非是三极管、继电器和光电耦合器。
发声电路如图4-4由多谐振荡器产生高频振荡信号(约为1KHz),经过Q1等构成的射极跟随器,使电流放大;Vin为控制端,当Vin为高电平时,Q2管导通,高频振荡信号驱动扬声器发声。
要实现整点报时首先要考虑报时要持续多长时间。一种比较简单的方案是令每次到所定时间时持续10秒钟。其具体实现方法是对第二片、第三片、第四片的清零信号,取或非关系,作为发声电路的控制信号。即当处于所定时间及其后的10秒的时间内,控制信号为高电平。扬声器发声。
图4-5 扬声器控制信号产生电路
定时功能的基本思路就是如此,实现起来也相对比较简单,我们所给的整体电路图,不包括定时功能。
第5章课程设计总结
综上所述,数字电子钟电路共分为脉冲产生电路,计数器电路和控制电路三大部分。脉冲产生电路和控制电路负责数字电子钟的计数和显示等主要功能,控制电路负责实现整点报时和校准的功能。用到的芯片主要有NE555,74161和与非门及或门电路等。
数字电路中,尤其是对时序电路的设计和分析,一定要
从电路的波形来入手。用软件进行模拟是较为方便的方法,但不同软件由于仿真程度的不同,其仿真结果也可能不同,有时甚至会相去甚远。所以在软件的选择上最好选择兼容性较强,且仿真程度较高的产品。之所以兼容性要强,是因为在一个软件中构建完成电路图以后,可以直接在其他的软件中运行,十分方便。
在设计整点报时功能的时候,思维容易局限在对小时信号的分频处理上,但实际上只要取所定时间及其后的10秒这个区间进行报时即可。所以设计电路的思路要有灵活性,这点很重要。
参考文献
[1] 刘午平等.数字电子技术从入门到精通,国防工业出版社,2006.1
[2] 阎石等.数字电子技术基础.高等教育出版社,2005
[3] 陈永真等.全国大学生电子设计竞赛硬件电路设计精解.电子工业出版社, 2011.5
[4] 《中国集成电路大全》编写委员会主编,中国集成电路
大全 高速CMOS集成 电路,北京:国防工业出版社,1985
[5]《中国集成电路大全》编写委员会主编,中国集成电路大全 集成稳压器与非线性模拟集成电路,北京:国防工业出版社,1985
附录1
整体电路图
附录2 器件清单