无线接收与解调(锁相环)

引言

“锁相环技术”是近几年来迅速发展起来的一门技术，由于它的环路结构简单，性能良好。在许多新型的电子设备中，特别是在通信系统中，得到广泛的应用。随着通信技术的发展，锁相环技术在调制解调中扮演着越来越重要的角色。锁相环技术所以能得到这么广泛的应用，是由于其独特的优良性能所决定的。本文用到的锁相环的跟踪特性，可制成高性能的调制器和解调器，它具有低门限特性，可大大改善模拟信号和数字信号的解调质量。

随着科技的发展，电子产品市场运作节奏也进一步加快，涉及诸多领域的现代电子技术已迈入一个全新的阶段，如何把锁相环的强大优势发挥出来，就是目前电路研究发展的方向了。把锁相环技术应用与高频FSK 信号的接收解调中，从而使电路性能得到进一步的改善，这对数字电路来说也算是个不小的突破。本文主要是采用了锁相环专用集成电路NE564，实现FSK 解调电路的设计调试。首先通过对数字调制解调的基本原理作了简单的分析，接着结合锁相技术的一般框图解析所设计的电路。然后又介绍一些锁相环的集成芯片，并对它们的性能作出比较。最后，详细给出制作电路的步骤和方法以及在制作过程中的问题，得出结论。

1课题设计思路

1.1设计背景

在无线电通讯和广播中，需要传送由语言、音乐、文字、图像等转换成的电信号。由于这些信号频率比较低，根据电磁理论，低频信号不能直接以电磁波的形式有效地从天线上发射出去。因此，在发送端须采用调制的方式，将低频信号加到高频信号之上，然后将这种带有低频信号的高频信号发射出去，在接收端则把带有这种低频信号的高频信号接收下来，经过频率变换和相应的解调方式"检出"原来的低频信号，从而达到通讯和广播的目的。

就目前接收机技术来说，锁相环因为起得天独厚的性能优势，在接收机技术上可以有广阔的发展前景。但是因为发送信号的频率比较高，那么如何能够把这种信号很好的解出来，这成了锁相环技术的一种考验。本文主要就是研究利用锁相环，接收高频信号，并把它解调出来。

本课题的设计就是在目前接收解调以及锁相环技术的蓬勃发展下，把锁相环技术运用与接收解调中，抛弃原来的纯分离元器件电路，而是利用高频锁相环集成电路NE564，从而把原始信号更好的还原出来。利用锁相环集成电路不但使电路更加简单，而且性能更好，充分体现了集成电路的优势。在未来的世界，锁相环电路将在通信领域大放光彩。

1.2设计思想

本课题设计的主要思想如下：FSK 信号经过一个放大器，一个带通滤波器，进入锁相环电路。FSK 信号在锁相环内部经锁定后，经过施密特触发电路解调输出FSK 信号。

因此，下面将就调制解调原理和设计过程，以及其中遇到的问题和解决方法进行详细说明。

1.3设计任务

NE564可以解调出FSK 信号。

2调制解调基本原理

调制可以分模拟调制和数字调制，随着通信技术的发展，模拟调制将逐渐退出历史的舞台，取而代之的是具有更高性价比的数字调制技术。

数字调制和模拟调制相比，其原理并没有什么本质的区别。不过模拟调制是对载波信号的参量进行连续的调制，在接受端则对载波信号的调制参量连续地进行估值；而数字调制都是用载波信号的某些离散状态来表征所传送的信息，在接受端也只要对载波信号的离散调制参量进行检测。和模拟调制一样，数字调制也有调频，调相，调幅三种基本形式，并可以派生出很多种其他形式，给通信系统很大的补充和完善。

数字调制信号，在二进制时有振幅键控（ASK），移频键控（FSK），移相键控（PSK）三种基本信号形式。

2.1

振幅键控（ASK）

数字幅度调制又称幅度键控（ASK），二进制幅度键控记作2ASK。2ASK是利用代表数字信息“0”或“1”的基带矩形脉冲去键控一个连续的载波，使载波时断时续地输出。有载波输出时表示发送“1”，无载波输出时表示发送“0”。借

助于第3章幅度调制的原理，2ASK信号可表示为

（2-1）式中，为载波角频率，S(t)为单极性NRZ

矩形脉冲序列

（2-2）

其中，g(t)是持续时间为

数字,高度为1的矩形脉冲，常称为门函数；为二进制

（2-3）

2ASK 信号的产生方法（调制方法）有两种，如图2-1

所示。图（a）是一般的模拟幅度调制方法，不过这里的s(t)由式（2-2）规定；图（b）是一种键控方法，这里的开关电路受s(t)控制。图（c）给出了s(t)及

称为通断键控信号（OOK信号）。的波形示例。二进制幅度键控信号，由于一个信号状态始终为0，相当于处于断开状态，故又常

图2-12ASK 信号产生方法及波形示例

2ASK 信号解调的常用方法主要有两种：包络检波法和相干检测法。包络检波法的原理方框图如图2-2所示。带通滤波器（BPF）恰好使2ASK 信号完整地通过，经包络检测后，输出其包络。低通滤波器（LPF）的作用是滤除高频杂波，使基带信号（包络）通过。抽样判决器包括抽样、判决及码元形成器。定时抽样脉冲（位同步信号）是很窄的脉冲，通常位于每个码元的中央位置，其重复周期等于码元的宽度。不计噪声影响时，带通滤波器输出为2ASK 信号，即

，包络检波器输出为s(t)。经抽样、判决后将码元再生，

即可恢复出数字序列。

图2-22ASK 信号包络解调

原理方框图如上图

2-2所示。

相干检测就是同步解调，要求接收机产生一个与发送载波同频同相的本地载波信号，称其为同步载波或相干载波。利用此载波与收到的已调信号相乘，输出为

（2-4）

经低通滤波滤除第二项高频分量后，即可输出s(t)信号。低通滤波器的截止频率与基带数字信号的最高频率相等。由于噪声影响及传输特性的不理想，低通滤波器输出波形有失真，经抽样判决、整形后再生数字基带脉冲。

图2-32ASK 信号相干解调

虽然2ASK 信号中确实存在着载波分量，原则上可以通过窄带滤波器或锁相环来提取同步载波，但这会给接收设备增加复杂性。因此，实际中很少采用相干解调法来解调2ASK 信号。

2.2移频键控（FSK）

用基带数字信号控制载波频率，称为频移键控（FSK）。当传送“1”码时送出一个频率，传送“0”码时送出另一个频率，称为二元移频键控（2FSK）.

2FSK 信号可以利用一个矩形脉冲对一个载波进行调频而获得。这正是频率键控通信方式早期采用的实现方法，也是利用模拟调频法实现的数字调频的方法。2FSK 信号的另外一个实现方法便是使用键控法，即利用受矩形脉冲序列控制开关电路对两个不同的独立频率源进行选通。二进制FSK 信号的常用解调方法是采用如图2-2所示的非相干检测法和相干检测法。这里的抽样判决器是判定哪一个输入样值大，此时可以不专门设置门限电平。二进制移频键控（2FSK）还有其

他的解调方法，比如签频法，过零检测法以及差分检波法等。

2.2.1解调

（1）非相干检测法

2-4非相干检测法方框图条件：|f c 1−f c 2|>2f s 。

①过零检测判决准则：a (kTs ) ≥b (kTs ) →10

大家都知道，数字调频波的过零点随不同载波频率而异，故检测出的过零点数可以得到关于频率的差异。这就是过零检测的基本思想，基本原理方框图如下图2-5所示。

2FSK 输入信号经放大限幅后产生矩形脉冲序列，经微分及全波整流形成与频率变化相应的尖脉冲序列，这个序列就代表着调频波的过零点。尖脉冲触发一宽脉冲发生器，变换成具有一定宽度的矩形波，该矩形波的直流分量便代表着信号的频率，脉冲越密，直流分量越大，反映着输入信号的频率越高。经低通滤波器就可得到脉冲波的直流分量。这样就完成了频率－幅度变换，从而再根据直流

图2-5过零检测方框图

②包络检波法

2FSK 信号解调方框图如图2-6所示，其可视为由两路2ASK 解调电路组成。这里，两个带通滤波器（带宽相同，皆为相应的2ASK 信号带宽；中心频率不同，分别为、）起分路作用，用以分开两路2ASK 信号，上支路对应

，下支路对应

出它们的包络s(t)及

的抽样值分别用，经包络检测后分别取；抽样判决器起比较器作用，把两路包络信号同时送到表示，则抽样判决器的判决准则为抽样判决器进行比较，从而判决输出基带数字信号。若上、下支路s(t)及

图2-62FSK

信号包络检波方框图

2-7过零检测原理方框图及各点波形图

2.2.22FSK 信号的功率谱及带宽

一个2FSK 信号可视为两个2ASK 信号的合成

（2-5）

因此，2FSK信号的功率谱亦为两个2ASK 功率谱之和。根据2ASK 信号功率谱的表示式，可以得到这种2FSK 信号功率谱的表示式为

（2-6）

其中，为基带信号s(t)的功率谱。当s(t)是单极性NRZ 波形且“0”、“1”等概出现时，有

（2-7）

代入式（2-6），得为

（2-8）

其功率谱曲线如图2-8所示。

图2-82FSK 信号的功率谱从以上分析可见：

（1）2FSK信号的功率谱与2ASK 信号的功率谱相似，同样由离散谱和连续谱两部分组成。其中，连续谱由两个双边谱叠加而成，而离散谱出现在两个载频位置上，这表明2FSK 信号中含有载波

（2）连续谱的形

状

随着出现单峰。

（3）2FSK信号的频带宽度为、的分量。出现双峰；的大小而异

。

（2-9）

式中，是基带信号的带宽；为频偏；为偏移

。率（或频移指数）。可见，当码元速率一定时，2FSK 信号的带宽比2ASK 信号的带宽要宽，此时通常为了便于接收端检测，又使带宽不致过宽，可选取

2.2.32FSK 系统的抗噪性能

（1）同步检测法的系统性能

同步检波法解调时系统误码率为：，是2ASK 带宽的两倍，相应地系统频带利用率只有2ASK 系统的1/2。

（2-10）

在大信噪比条件下，即时，式（2-9）可近似表示为

（2-11）

（2）包络检波法的系统性能2FSK 信号采用包络检波法解调时系统误码率为：

（2-12）

由（2-12）式可见，包络解调时2FSK 系统的误码率将随输入信噪比的增加而成指数规律下降。

将相干解调与包络（非相干）解调系统误码率做以比较，可以发现

①在输入信号信噪比一定时，相干解调的误码率小于非相干解调的误码率；当系统的误码率一定时，相干解调比非相干解调对输入信号的信噪比要求低。所以相干解调2FSK 系统的抗噪声性能优于非相干的包络检测。但当输入信号的信噪比很大时，两者的相对差别不很明显。

②相干解调时，需要插入两个相干载波，电路较为复杂。包络检测无需相干载波，因而电路较为简单。一般而言，大信噪比时常用包络检测法，小信噪比时才用相干解调法，这与2ASK 的情况相同。

（2）相干解调

图2-9相干解调方框图

判决准则同（1）

。

2.3移相键控（PSK）

绝对相移是利用载波的相位（指初相）直接表示数字信号的相移方式。二进制移相键控中，通常用相位0和

来分别表示“0”或“1”。2PSK已调信号的时域表达式为（2-13）

这里，s(t)与2ASK 及

2FSK 时不同，为双极性数字基带信号，即

（2-14）

式中，g(t)是高度为1，宽度为的门函数；

（2-15）

因此，在某一个码元持续时间内观察时，有，当码元宽度

示。为载波周期或

（2-16）的整数倍时，2PSK信号的典型波形如图2-16所

图

2-102PSK 信号的典型波形

2PSK 信号的调制方框图如图2-11示。图（a）是产生2PSK 信号的模拟调制法框图；图（b）是产生2PSK 信号的键控法框图。

图2-112PSK 调制器框图

就模拟调制法而言，与产生2ASK 信号的方法比较，只是对s(t)要求不同，因此2PSK 信号可以看作是双极性基带信号作用下的DSB 调幅信号。而就键控法来说，用数字基带信号s(t)控制开关电路，选择不同相位的载波输出，这时

s(t)为单极性NRZ 或双极性NRZ 脉冲序列信号均可。

2PSK

信号属于DSB 信号，它的解调，不再能采用包络检测的方法，只能进行相干解调，其方框图如图2-12。工作原理简要分析如下。

图2-12

2PSK 信号接收系统方框图

不考虑噪声时，带通滤波器输出可表示为（2-17）

式中为2PSK

信号某一码元的初相。时，代表数字“0”；

时，代表数字“1”。与同步载波

相乘后，输出为（2-18）

经低通滤波器滤除高频分量，得解调器输出为（2-19）

根据发端产生

2PSK 信号时

规定，以及收端x(t)与（0或）代表数字信息（“1”或“0”）的的关系的特性，抽样判决器的判决准则为

（2-20）

其中x 为x(t)在抽样时刻的值。

2PSK 接收系统各点波形如图2-13所示。

第11

页共35页

图2-132PSK 信号解调各点波形

可见，2PSK信号相干解调的过程实际上是输入已调信号与本地载波信号进行极性比较的过程，故常称为极性比较法解调。由于2PSK 信号实际上是以一个固定初相的末调载波为参考的。因此，解调时必须有与此同频同相的同步载波。如果同步载波的相位发生变化，如0相位变为相位或相位变为0相位，则恢复的数字信息就会发生“0”变“1”或“1”变“0”，从而造成错误的恢复。这种因为本地参考载波倒相，而在接收端发生错误恢复的现象称为“倒”现象或“反向工作”现象。绝对移相的主要缺点是容易产生相位模糊，造成反向工作。这也是它实际应用较少的主要原因。

由于习惯上画波形时以正弦形式画图较方便，这与数学式常用余弦形式表示载波有些不一致这点值得我们注意。

2.4个人收获总结

通过学习调制解调的基本原理，相当于把通信原理又学习了一遍，对数字调制解调技术有了新的认识和理解。

这里由于篇幅的关系，仅仅是介绍了ASK，FSK，PSK三种基本的调制解调方式，其实在现代通信系统中，除了这三种基本的方式外，还有很多其他从这三种基本形式衍生出去的改进的调制解调方式，譬如正交部分响应（QPR）调制，连续相位键控（CP/FSK），软调频（TFM），偏置正交移相键控（OQP-SK）以及相关移相键控（COR/PSK）等。对于他们的原理以及性能分析，可以参照一些相关的其他的资料，这里就不叙述了。

值的一提的是数字调制方式，不仅在技术上得到了发展，而且在实现方面也取得了重大进展。以分立元件和单元电子电路为未来主要实现的解调器（MODEM），已经被专用集成电路和数字信号处理器实现的解调器所代替。

对于这三种基本的调制解调方式，各有各自的特点，三种技术相辅相成，共同发展完善着现代通信技术。

V V

3锁相环基本原理第12页共35页

一个典型的锁相环（PLL）系统，是由鉴相器（PD），压控荡器（VCO）和低通滤波器（LPF）三个基本电路组成，如图3-1，Ud =Kd (U F Ud F （s ）

Ui

i Uo d θo =K O U F dt

图3-1锁相环的基本框图

3.1鉴相器（PD）

构成鉴相器的电路形式很多，这里仅介绍实验中用到的两种鉴相器。异或门鉴相器异或门的逻辑真值表示于表3-1，图3-2是逻辑符号图。

表3-1真值表

输出

A B F

000

011

101

110A B __F = A B + A B

图3-2逻辑符号图

从表

3-1可知，如果输入端A 和B 分别送入占空比为50%的信号波形，则当两者存在相位差∆θ时，输出端F 的波形的占空比与∆θ有关，见图3-3。将F 输出波形通过积分器平滑，则积分器输出波形的平均值，它同样与∆θ有关，这样，我们就可以利用异或门来进行相位到电压的转换，构成相位检出电路。于是经积分器积分后的平均值（直流分量）为：

U =Vdd *∆θ/π

从图中可知，两者呈简单线形关系：

Ud =Kd *∆θ

Kd 为鉴相灵敏度(3-2)(3-1)不同的∆θ，有不同的直流分量Vd。∆θ与V 的关系可用图3-4来描述。

V

第13页共35页

U

A

B

F Vcc 1/2Vcc

∆θ

图3-3波形图1/2ππ∆θ图3-4关系图

边沿触发鉴相器前已述及，异或门相位比较器在使用时要求两个作比较的信号必须是占空比为50%的波形，这就给应用带来了一些不便。而边沿触发鉴相器是通过比较两输入信号的上跳边沿（或下跳边沿）来对信号进行鉴相，对输入信号的占空比不作要求。

3.2压控振荡器（VCO）

压控振荡器是振荡频率ω0受控制电压U F （t ）控制的振荡器，即是一种电压——频率变换器。VCO 的特性可以用瞬时频率ω0

（t ）与控制电压U F （t ）之间的关系曲线来表示。未加控制电压时（但不能认为就是控制直流电压为0，因控制端电压应是直流电压和控制电压的叠加），VCO 的振荡频率，称为自由振荡频率ωom ，或中心频率，在VCO 线性控制范围内，其瞬时角频率可表示为：

ωo （t ）=ωom +K 0U F （t ）

灵敏度。

3.3环路滤波器

这里仅讨论无源比例积分滤波器如图3-5。

其传递函数为：(3-3)式中，K 0——VCO 控制特性曲线的斜率，常称为VCO 的控制灵敏度，或称压控

K F (s ) =U O (s ) s τ2+1=U i (s ) s (τ1+τ2) +1（3-4）

式中：τ1=R1C

τ2=R2C R1

3-5环路滤波器电路

锁相环的相位模型及传输函数

i e Kd KF(s)Ko/so A

图3-6锁相环的相位模型

图3-6为锁相环的相位模型。要注意一点，锁相环是一个相位反馈系统，在环路中流通的是相位，而不是电压。因此研究锁相环的相位模型就可得环路的完整性能。由图3-6可知：

（1）当A 点断开环路时，锁相环的开环相位传输函数为

K L (S)=θo (s ) K d K o K F (s ) =θi (s ) S （3-5）

（2）环路闭合时的相位传输函数为

H （S ）=θO (S ) K d K o K F (S ) =θi (S ) S +K d K o K F (S ) （3-6）

（3）环路闭合时的相位误差传输函数为

He （S ）=θi (S ) −θo (S ) θe (S ) S ==θi (S ) θi (S ) S +K d K o K F (S ) (3-7)

ωωn +(2ξωn −n ) S H （S ）=2S 2+2ξωn S +ωn 22(3-8)

式中，ωn =2K ，τ1=R1C ,τ2=R2C τ1+τ2

(3-9)2ξωn =1K τ2+τ1+τ2τ1+τ2

, K =Kd Ko ξ=1K 1(τ2+) 2τ1+τ2K (3-10)

同样可得：

ωn S He(S)=22S +2ξωn S +ωn S 2+(3-11)

ωn 称为系统的固有频率或自然角频率；

ξ称为系统的阻尼系数。

要注意的是上面讨论中的ω指的是输入信号相位的变化角频率，而不是输入信号本身的角频率。如输入信号是调频信号，则ω指的是调制信号的角频率而不是载波的角频率。

3.4锁相环的同步与捕捉

锁相环的输出频率（或VCO 的频率）ωo 能跟踪输入频率ωi 的工作状态，称为同步状态，在同步状态下，始终有ωo =ωi 。在锁相环保持同步的条件下，输入频率ωi 的最大变化范围，称为同步带宽，用∆ωH 表示。超出此范围，环路则失锁。

0656o ≠ωi ，如果从两个方向设法改变ωi ，使ωi 向ωo 靠拢，进而使V 06560604失锁时，ω

∆ωo =（ωi －ωo ）↓，当∆ωo 小到某一数值时，环路则从失锁进入锁定状态。这个使PLL 经过频率牵引最终导致入锁的频率范围称为捕捉带∆ωp 。同步带∆ωH ，捕捉带∆ωp 和VCO 中心频率ωo 的关系如图3-7。

o

-

P

3-7同步带、捕捉带及中心频率关系图

4锁相环集成芯片比较

4.1NE 564芯片

高频模拟锁相环NE564的最高工作频率可达到50MHz，采用+5V单电源供电，特别适用于高速数字通信中FM 调频信号的调制、解调，无需外接复杂的滤波器。NE564采用双极性工艺，其内部组成框图在附录1中。

其中，为限幅器，可抑制FM 调频信号的寄生调幅；相位比较器（鉴相器）

C PC 的内部含有限幅放大器，以提高对AM 调幅信号的抗干扰能力；外接电容3、

C 4组成低通滤波器，用来滤除比较器输出的直流误差电压中的纹波；改变引脚②的输入电流可改变环路增益；压控振荡器VCO 的内部接有固定电阻R（R=100Ω），只需外接一个定时电容C t 就可产生振荡，振荡频率f 与C 的关系曲线如图v t

3.2所示。VCO有两个电压输出端，其中，VCOo1输出TTL 电平；VCOo2输出ECL

A A 电平。后置鉴相器由单位增益跨导放大器3和施密特触发器ST 组成。其中，3提

供解调FSK 信号时的补偿直流电平及用作线性解调FM 信号时的后置鉴相滤波器；ST 的回差电压可通过⒂脚外接直流电压进行调整，以消除输出信号

抖动。的相位

NE564的主要应用电路设计如下。

（1）FM解调

NE564组成的FM 解调电路如图在附录1所示。

已知输入FM 调频信号的电压V i≥200mV ，中心频率=5MHz，调制信号的频率=1kHz，频率偏移大于中心频率的百分之一。要求NE564解调后，⑨脚输出=5MHz的载波信号，14脚输出f Ω=1kHz的调制信号。元件参数设计如下。

C 1是输出耦合电容，R 1、C 2组成差分放大器的输入偏置电路滤波器，可滤除FM 信号中的杂波，其值与中心频率f o 及杂波的幅度有关。（包含电位器RP 1）对引脚②提供输入电流，可控制环路增益和压控振荡器的锁定范围，R 2与电流的关系可表示为：

R 2=V CC −1. 3V

I 2

I 2一般为几百微安。调整时，可先设I 2的初值为100μA，待环路锁定后再调节电位器RP 1使环路增益和压控振荡器的锁定范围达到最佳值。R 3是压控振荡

C 器输出端必须接的上拉电阻，一般为几千欧姆。3、C 4与内部两个对应电阻（阻

值R=1.3kΩ）分别组成一阶RC 低通滤波器，其截止角频率：

1ωC =RC 3

滤波器的性能对环路入锁时间的快慢有一定影响，可根据要求改变的值。压控振荡器的固有振荡频率f v 与定时电容C t 的关系可表示为：C 3、C 4

C t ≈

已知12200f V f v =5MHz，则C t C =90pF （可取标称值82pF 与8.2pF 并联）。5用来滤除解调输出信号1KHz 中的谐波成分，如果谐波的幅度较大，还可采用RC 组成的π型滤波网络，调整R 的值，滤波效果比较明显。如果⑨脚输出的载波上叠加有寄生调幅，则可在电源端接入LC 滤波网络。

（2）FM调制

NE564组成的FM 调频电路附录1所示。

1KHz 的调制信号（电压V i ≥200mV ）从⑥脚输入，经缓冲放大器A 1及相位比较器PC 中的放大器放大后，直接控制压控振荡器的输出频率，因此，⑨脚输出FM 调频信号。需要注意的是，这时相位比较器的输出端不再接滤波电容，

f 而是接电位器RP 2，用于调整环路增益并可细调压控振荡器的固有频率v 。

4.2锁相环CD4046芯片

CD4046是通用的CMOS 锁相环集成电路，其特点是电源电压范围宽（为3V －18V），输入阻抗高(约100MΩ)，动态功耗小，在中心频率f0为10kHz 下功耗

仅为600μW，属微功耗器件。图1是CD4046的引脚排列，采用16脚双列直插式，各引脚功能如下：1脚相位输出端，环路人锁时为高电平，环路失锁时为低电平。2脚相位比较器Ⅰ的输出端。3脚比较信号输入端。4脚压控振荡器输出端。5脚禁止端，高电平时禁止，低电平时允许压控振荡器工作。6、7

脚外接振荡电容。8、16脚电源的负端和正端。9脚压控振荡器的控制端。10脚解调输出端，用于FM 解调。11、12脚外接振荡电阻。13脚相位比较器Ⅱ的输出端。14脚信号输入端。15脚内部独立的齐纳稳压管负极。

图4-1CD4046芯片管脚

图4-1是CD4046内部电原理框图，主要由相位比较Ⅰ、Ⅱ、压控振荡器（VCO）、线性放大器、源跟随器、整形电路等部分构成。比较器Ⅰ采用异或门结构，当两个输人端信号Ui、Uo的电平状态相异时（即一个高电平，一个为低电平），输出端信号UΨ为高电平；反之，Ui、Uo电平状态相同时（即两个均为高，或均为低电平），UΨ输出为低电平。当Ui、Uo的相位差Δφ在0°-180°范围内变化时，UΨ的脉冲宽度m 亦随之改变，即占空比亦在改变。从比较器Ⅰ的输入和输出信号的波形可知，其输出信号的频率等于输入信号频率的两倍，并且与两个输入信号之间的中心频率保持90°相移。从图中还可知，fout不一定是对称波形。对相位比较器Ⅰ，它要求Ui、Uo的占空比均为50％（即方波），这样才能使锁定范围为最大。

相位比较器Ⅱ是一个由信号的上升沿控制的数字存储网络。它对输入信号占空比的要求不高，允许输入非对称波形，它具有很宽的捕捉频率范围，而且不会锁定在输入信号的谐波。它提供数字误差信号和锁定信号（相位脉冲）两种输出，当达到锁定时，在相位比较器Ⅱ的两个输人信号之间保持0°相移。

对相位比较器Ⅱ而言，当14脚的输入信号比3脚的比较信号频率低时，输出为逻辑“0”；反之则输出逻辑“1”。如果两信号的频率相同而相位不同，当输人信号的相位滞后于比较信号时，相位比较器Ⅱ输出的为正脉冲，当相位超前时则输出为负脉冲。在这两种情况下，从1脚都有与上述正、负脉冲宽度相同的负脉冲产生。从相位比较器Ⅱ输出的正、负脉冲的宽度均等于两个输入脉冲上升沿之间的相位差。而当两个输入脉冲的频率和相位均相同时，相位比较器Ⅱ的输出为高阻态，则1脚输出高电平。上述波形如图5所示。由此可见，从1脚输出

信号是负脉冲还是固定高电平就可以判断两个输入信号的情况了。

CD4046锁相环采用的是RC 型压控振荡器，必须外接电容C1和电阻R1作为充放电元件。当PLL 对跟踪的输入信号的频率宽度有要求时还需要外接电阻R2。由于VCO 是一个电流控制振荡器，对定时电容C1的充电电流与从9脚输入的控制电压成正比，使VCO 的振荡频率亦正比于该控制电压。当VCO 控制电压为0时，其输出频率最低；当输入控制电压等于电源电压VDD 时，输出频率则线性地增大到最高输出频率。VCO振荡频率的范围由R1、R2和C1决定。由于它的充电和放电都由同一个电容C1完成，故它的输出波形是对称方波。一般规定CD4046的最高频率为1。2MHz(VDD=15V)，若VDD

CD4046内部还有线性放大器和整形电路，可将14脚输入的100mV 左右的微弱输入信号变成方波或脉冲信号送至两相位比较器。源跟踪器是增益为1的放大器，VCO的输出电压经源跟踪器至10脚作FM 解调用。齐纳二极管可单独使用,其稳压值为5V，若与TTL 电路匹配时，可用作辅助电源。

综上所述，CD4046工作原理如下：输入信号Ui 从14脚输入后，经放大器A1进行放大、整形后加到相位比较器Ⅰ、Ⅱ的输入端，图中开关K 拨至2脚，则比较器Ⅰ将从3脚输入的比较信号Uo 与输入信号Ui 作相位比较，从相位比较器输出的误差电压UΨ则反映出两者的相位差。UΨ经R3、R4及C2滤波后得到一控制电压Ud 加至压控振荡器VCO 的输入端9脚，调整VCO 的振荡频率f2，使f2迅速逼近信号频率f1。VCO的输出又经除法器再进入相位比较器Ⅰ，继续与Ui 进行相位比较，最后使得f2＝f1，两者的相位差为一定值，实现了相位锁定。若开关K 拨至13脚，则相位比较器Ⅱ工作，过程与上述相同，不再赘述。

4.3PE3293

在无线通信中，降低频率合成器的相位噪声和抑制其相应的寄生输出，一直是设计者追求的目标。PE3293是Peregrine 公司生产的高性能1.8GHz／550MHz双模整数分频集成锁相环电路，它具有超低的寄生输出。文中介绍了PE3293的特点功能和组成原理，给出了PE3293在频率综合器设计中的应用电路。

在无线应用中，相位噪声和寄生输出是频率合成器的关键参数。PHS、GSM和IS-54等相位调制蜂窝系统的ＲＦ系统设计均需要低噪声的频率合成模块，同时频率切换时间和寄生输出的抑制对系统也很重要。频率合成器作为一种高质量的信号源，与电子系统的性能有很大关系。在通信系统中，使用高稳定的信号源，可以充分利用频率资源。实际上，在电子对抗、导航等电子系统中，高指标的信号源会给系统带来良好的性价比，从而为系统设计师提供可靠的技术保障。

频率合成主要有直接式、锁相式和直接数字式三种方法。其中直接式频率合成法由于输出的谐波、噪声及寄生频率均难以抑制而较少采用；目前广泛采用的

直接数字式频率合成方法也面临输出频率上限难以提高和寄生输出难以抑制两个难题。而锁相式频率合成器是七十年代锁相技术发展和应用的结果，随着集成化程度的越来越高，各种控制电路、程序分频器、鉴频／鉴相器等数字电路目前已可集成到一个芯片中。因此，现在，许多微波和毫米波频率合成器的设计往往采用锁相式的频率合成方法来实现。

图4-220脚TSSOP 封装图

4.3.1PE3293的特点功能

主要特点PE3293是Peregine 公司生产的一款高性能1.8GHZ/500MHZ双模整数分频集成锁相环，它内部集成了脉冲整形电路、鉴频／鉴相器电路、预分频、程序分频器、÷32/17和÷16/17两个双模式分频器、控制电路和锁相指示等电路。由于该IC 采用了Peregine 的UTSICOMS 专利技术，因此,它的寄生输出成分在整个工作频段内都极低。PE3293具有以下特点：①采用先进的寄生输出抑制技术，具有非常好的相位噪声特性和较高的频率稳定度；②具有÷32/17和÷16/17两个双模式分频器其中前者的工作频率能达到1.8GHZ，后者的工作频率能达到500MHZ；③功耗很小，采用双环工作模式时，其典型工作电流为4mA，工作电压为2.7～3.3V；④具有24脚BCC 和20脚TSSOP 两种封装形式；⑤可用于PCS 基站、CDMA和手持式无线产品中；

4.3.2引脚说明

PE3293具有图4-3所示的两种封装形式其中24脚BCC

封装只比20脚TSSOP 封装多4个保留引脚，其余引脚的引脚定义均相同，表中所列是20脚TSSOP 封装的引脚定义。

图4-324脚BCC 封装图

4.3.3PE2923的组成原理

PE2923的功能原理框图在附录1中所示，它主要由21-bit 串行控制寄存器、一个复用输出器以及锁相环PLL1和PLL2组成。每个PLL 都有一组除N 的整数主计数器、一个参考计数器、一个鉴相器以及带内部补偿电路的内部脉冲成形器，而每个除N 的整数主计数器则包括一个内部双模预分频器，可用作计数和小数累加。

串行数据输入端Data 输入的数据可在时钟CLOCK 的上升沿逐次移入21比特的移位寄存器，其中MSB M16最先输入，当LE 为高时，数据送入最后2位地址位所决定的21Bit 的移位寄存器的相应地址中。图中所示是PE3293的寄存器位。如果将fLD 用作数据输出，那么移位寄存器中的S20的内容将在CLOCK 的下降沿送入fLD，这样，PE2923和相应的器件就构成了环状结构。

PLL1(RF)的VCO 频率fine1的大小与fr 的值有关，它们之间的关系如下：fin1＝[(32×M1)＋A1＋(F1/32)]×fr/R1

值得注意的是，为了获得连续的信道，必须满足A1小于等于M1，而且fin1必须大于等于1024倍的（fr/R1）。

PLL2（IF）的VCO 频率fine 的大小与fr 的值有关，它们的关系如下：

fin2＝[16M2＋A2＋(F2/32)]×(fr/R2)

同理，为了获得连续的信道，必须满足A2小于等于M2，fin2必须大于等于256倍的（fr/R2）。

F1可用于决定PLL1的分频比，如果F1为偶整数，那么，PE3293可自动化简分频数。比如，F1等于12时分数12/32将自动化简为3/8这样，分母就可能为2，4，8，16和32。相应地，F2可用于决定PLL2的分频比。

4.4总结

目前市场上的锁相环集成芯片品种可谓是五花八门，品种万千。锁相环因为其强大的功能，简单的电路原理而受到了热烈的欢迎。各种频率可以满足大众各类不同的需求，实现各种不同的功能。特别是通信领域，可以说锁相环对通信的贡献是无与伦比的。

5电路具体设计

整个电路系统包括信号的产生（压控振荡器），信号的接受（高频头接受器），信号的放大（放大器），信号的解调（锁相环解调器），下面我们把每个模块分割开来进行具体的设计。

5.1压控振荡器的设计

频率产生源是大多数电子系统必不可少的组成部分，更是无线通信系统的核心。压控振荡器（VCO）是一种振荡频率随外加控制电压变化的振荡器，是频率

产生源的关键部件。在许多现代通信系统中，VCO是可调信号源，用以实现锁相环（PLL）和其他频率合成源电路的快速频率调谐。

振荡器的频率要用电压来控制，可以采用变容二极管代替振荡回路中的振荡电容，通过改变加在变容二极管两端的反向偏压来改变管子的结电容，从而改变电路的振荡频率。只要我们能控制VCO 的输入电压，就可以控制振荡器的振荡频率。

对于电压控制有几种不同的方案：

（1）利用电位器分压电路。通过改变电位器的分压比来改变变容管的反向偏压，从而改变振荡器的振荡频率。该电路的优点是电路结构简单，容易制作。但是电位器很难实现对频率的精确控制，且电位器容易磨损，噪声大，受温度的影响也大。

（2）利用DAC 芯片输出控制电压。通过单片机输出数据经D/A器件转换成模拟电压控制振荡器的频率。此电路控制的振荡器频率值的步进精度取决于D/A器件的转换精度。该电路的结构也比较简单，频率调节是数码控制，可以大大减小噪声。但是在实际电路中，输出频率也就随着发生变化，在固定的VCO 输入电压上，输出频率值是有一定的波动的，使得从DAC 输出的数据与实际输出的频率不能一一对应。DAC的调节作用要经过单片机的运算处理，这样就有一个延时的过程，导致频率的自动调整滞后。

（3）利用锁相环技术实现的压控电路。一个基本的锁相环路主要由相位比较器（PD）、低通环路滤波器（LPF）、压控振荡器（VCO）组成。相位比较器有两个输入端，一路来自输出端fv，一路来自基准信号源fr,通过比较fr 和fv 的相位差输出一个对应的电压Vd。如果fv 的相位超前于fr 或是fv>fr,Vd输出一个负脉冲；如果fv 的相位滞后于fr 或是fv

实际的锁相环路还加入了数字分频网络构成了数字锁相环路，基准频率通过R 分频器送到相位比较器，fr=fo/R，输出频率通过N 分频器送到相位比较器另一端，fv=fout/N，因为锁相环路的锁相作用，使fv=fr,容易求fout=(fo*N)/R。

由此式可见，只要固定fo，VCO的输出频率范围足够宽,通过适当地改变N 和R，就可以控制输出频率的大小。如果fo 是用晶体振荡器产生，那么fout 就具有与晶体振荡器同等的精度和稳定度。

5.2接收机高频头的设计

根据信号工作频率，高频头管脚外接电路如表5-1所示：表5-1高频头管脚外接

BU BT

滑阻BH 悬空AGC 滑阻BL +12VAFC +12VBM +12VIF 输出

高频头管脚说明：因为信号工作频率在38MHZ 左右，所以高频头工作段我选择L 段，接+12V直流电源。U段和H 段在本电路不使用，把U 段和H 段悬空或者给它接地。BT、AGC通过电位器控制自己的工作电压，AFC、BM直接接直流电源。IF段信号输出。

5.3放大电路的设计

通过高频头接收的信号，其幅度是比较微弱的。所以我们可以通过一个简单的共射放大电路来达到我们所需要的信号幅度，对于小信号，一般可以采用两级放大器，达到足够大的电压增益。

实际设计中，我们采用了阻容耦合共射放大电路。从电路结构看，我们可以将它分为几个部分：输入耦合电容，其作用是隔断信号源与晶体管之间的直流联系，对频率较高的信号则可以通过；基极偏置电路，发射结正偏，集电结反偏，是晶体管工作在放大状态；晶体管和集电极电阻，起电流控制和放大的作用；直流电源，晶体管不会产生能量，之所以具有放大功能，是由于直流电源提供了能量。晶体管只相当于换能器，把直流电源提供的的能量转换成比较大的信号能量输出;输出端耦合电容，用于隔断晶体管和负载的直流联系，对交流起到传送交流信号到负载的作用；放大器负载，作为下一级的放大电路。

通过这么一个简单共射放大器的两级放大，信号的幅度就可以达到解调的要求。

5.4解调电路的设计

首先我说下什么我会选用NE564接收机，因为锁相解调接收机有如下自身特点：

（1）接收门限低。普通鉴频器的工作门限大于等于9dB，而锁相环路鉴频器的门限环路信噪比（SNR）L 约为5dB，显然锁相环路解调器的门限要低得多。这样，在相同条件下，锁相环路接收机的接收灵敏度就会高得多，其接收作用距离也就更远。

（2）放大带宽不敏感。锁相环路解调器就是一个跟踪滤波器，它的环路噪

声带宽和高频放大器的滤波器一起来决定信号通路的有效带宽。因此，它对放大带宽变化不敏感。接收机的设计中存在多个滤波器时，这个优点将大大简化设计的难度。

（3）利用锁相环路解调器对中频滤波器带宽要求不严格的特点，可以在一定程度上加宽高频带宽，来换取高频滤波器在所需信息带宽中更线性的相频特性和更平坦的幅频特性，这对调频体制是相当重要的。这样就可以减少高频信号失真，提高接收灵敏度。

（4）由于有了相对较宽的高频频带，所以锁相解调器接收机能够容忍更大的频率漂移，也就是说可以工作在更为恶劣的外部环境之中。另外，由于锁相解调器本身就是跟踪滤波器，所以就不需要在电路中另外增加AFC 电路。

VCO 产生的信号频率约为38MHZ 左右，所以我们选用NE564高频锁相环专用集成芯片作为电路的主体，来实现FSK

信号的解调。

调频解调器的作用是对来自中频放大器的中频信号进行调频解调，并输出满足要求的视频信号。调频解调器一般都由限幅器、鉴频器、低通滤波器、直流放大器等构成。

电路的基本原理方框图可以根据FSK 解调和采用锁相环技术解调来画出，基本原理方框图如图5.1所示：

图5-1相干解调锁相环解调器电路方框图

接下来我具体谈谈解调电路各个模块的功能。

高频信号输入：为了保证获得较高的接收灵敏度，在进入调频解调器之前，包括低噪声放大器、混频前中、高频放大器等都应该是线性的。对滤波器的要求是：幅频特性是对称的，相位特性是线性的。同样，为了让限幅器有效地工作，高频信号必须保证足够的幅度来驱动限幅器。在本次设计当中，高频信号直接由信号源输出，直接送入NE564解调电路当中。

限幅器：理想限幅器是一个无记忆的非线性电路，理想限幅器应具有放大和限幅的双重功能，且要求其放大量为无穷大、限幅是瞬时的。通常限幅器是由非线性限幅器件和一个带通滤波器组成，调频波通过它时，首先由非线性器件将其超过限幅电平E 的那部分幅度切去，然后经带通滤波器滤出其基波分量，以使输出电压的频率仍和输入的频率一致。实际设计中，我们采用在一个近似中频带宽的限幅器中加入适量的正反馈，就能够明显地改善它的削弱比，起到几级无正反

馈但其它结构相同的限幅器的作用。

鉴相器、LP、VCO：这三部分构成了锁相环电路。单片集成锁相环NE564是工作频率可到50MHz 的超高频通用集成锁相环路。锁相环路的非线性使环路产生了附加输出噪声，附加噪声来源于2种尖峰噪声源：门限脉冲和失锁脉冲。为了减少门限脉冲的影响，应适当减小环路的带宽；为了减小失锁脉冲的影响，应适当地加大环路的带宽；而且，解调时为了获得不失真的解调输出，应该设计为最佳带宽。

直流放大器：直流放大器用于对低通滤波后微弱的小信号进行放大，以满足后级的要求。由于解调器必须能正确响应长“0”和长“1”信号，所以解调器在各级耦合和视频放大中均采用了直流耦合。本解调器中直流放大器使用的是运算放大器。尤其需要注意的是防止在放大时产生过多的上下过冲，这种过冲将明显地影响输出数据的质量，导致接收系统灵敏度的急剧降低。

6硬件实现

6.1PCB 制作Protel 使用

由于电路本身比较复杂，电路系统比较庞大，所以电路制作的好坏直接影响到后面电路调试的工作。于是电路的排版布局等基本技术也成了非常关键的技术，也就是说protel 使用的熟练程度已经应用的技巧对电路结果也有很到的影响。

下面就简单介绍下protrl 使用的基本步骤以及一些操作技术。

6.1.1电路原理图设计

（1）步骤

电路原理图的设计是整个电路设计的基础，因此电路原理图要设计好，以免影响后面的设计工作。电路原理图的设计一般有如下步骤：

①设置原理图设计环境；②放置元件；③原理图布线；④编辑和调整；⑤检查原理图；⑥生成网络表；

（2）设计过程

电路原理图设计最基本的要求是正确性，其次是布局合理，最后在是正确性和布局合理的前提下力求美观。

根据以上所述的电路原理图设计步骤，两级放大器电路原理图设计过程如下：

①启动原理图设计服务器

进入Protel 99SE，创建一个数据库，执行菜单File/New命令，从框中选择原理图服务器（SchematicDocument）图标，双击该图标，建立原理图设计文档。双击文档图标，进入原理图设计服务器界面。

②设置原理图设计环境

执行菜单Design/Options和Tool/Preferences，设置图纸大小、捕捉栅格、电气栅格等。

③装入所需的元件库

在设计管理器中选择Browse SCH 页面，在Browse 区域中的下拉框中选择Library，然后单击ADD/Remove按钮，在弹出的窗口中寻找Protel 99SE 子目录，在该目录中选择Library＼SCH路径，在元件库列表中选择所需的元件库，比如Miscellaneous devices ddb，TIDatabook 库等，单击ADD 按钮，即可把元件库增加到元件库管理器中。

④放置元件

根据实际电路的需要，到元件库中找出所需的元件，然后用元件管理器的Place 按钮将元件放置在工作平面上，再根据元件之间的走线把元件调整好。 ⑤原理图布线

利用Protel 99SE 提供的各种工具、指令进行布线，将工作平面上的器件用具有电气意义的导线、符号连接起来，构成一个完整的电路原理图。

⑥编辑和调整

利用Protel 99SE 所提供的各种强大的功能对原理图进一步调整和修改，以保证原理图的美观和正确。同时对元件的编号、封装进行定义和设定等。 ⑦检查原理图

使用Protel 99SE 的电气规则，即执行菜单命令Tool/REC对画好的电路原理图进行电气规则检查。若有错误，根据错误情况进行改正。

⑧生成网络表

网络表是电路原理图设计和印刷电路板设计之间的桥梁，执行菜单命令Design/CreateNetlist 可以生成具有元件名、元件封装、参数及元件之间连接关系的网络表。

6.1.2印刷电路板设计

（1）步骤

印刷电路板设计是从电路原理图变成一个具体产品的必经之路,因此,印刷电路板设计是电路设计中最重要、最关键的一步。通常，印刷电路板设计的具体步骤如下：①规划电路板；②设置参数；③装入网络表；④元器件布局；⑤自动布线；⑥手工调整；

（2）设计过程

电路设计的最终目的是为了设计出电子产品，而电子产品的物理结构是通过印刷电路板来实现的。Protel99SE 为设计者提供了一个完整的电路板设计环

境，使电路设计更加方便有效。应用Protel 99SE 设计印刷电路板过程如下： ①启动印刷电路板设计服务器

执行菜单File/New命令，从框中选择PCB 设计服务器（PCBDocument）图标，双击该图标，建立PCB 设计文档。双击文档图标，进入PCB 设计服务器界面。 ②规划电路板

根据要设计的电路确定电路板的尺寸。选取Keep Out Layer 复选框，执行菜单命令Place/Keepout/Track，绘制电路板的边框。执行菜单Design/Options，在“SignalLager”中选择Bottom Lager，把电路板定义为单面板。

③设置参数

参数设置是电路板设计的非常重要的步骤，执行菜单命令Design/Rules，左键单击Routing 按钮，根据设计要求，在规则类（RulesClasses）中设置参数。

选择Routing Layer，对布线工作层进行设置：左键单击Properties，在“布线工作层面设置”对话框的“PuleAttributes”选项中设置Tod Layer 为“NotUsed”、设置Bottom Layer 为“Any”。

选择Width Constraint，对地线线宽进行设置：左键单击Add 按钮，进入线宽规则设置界面，首先在Rule Scope 区域的Filter Kind 选择框中选择Net，然后在Net 下拉框中选择GND，再在Rule Attributes 区域将Minimum width、Maximum width 和Preferred 三个输入框的线宽设置为1.27mm；

电源线宽的设置：在Net 下拉框中选择VCC，其他与地线线宽设置相同；整板线宽设置：在Filter Kind 选择框中选择Whole Board，然后将Minimum width，Maximumwidth 和Preferred 三个输入框的线宽设置为0.635mm。 ④装入元件封装库

执行菜单命令Design/Add/RemoveLibrary，在“添加/删除元件库”对话框中选取所有元件所对应的元件封飅库，例如：PCBFootprint，Transistor，General IC，InternationalRectifiers 等。

⑤装入网络表

执行菜单Design/LoadNets 命令，然后在弹出的窗口中单击Browse 按钮，再在弹出的窗口中选择电路原理图设计生成的网络表文件（扩展名为Net），如果没有错误，单击Execute。若出现错误提示，必须更改错误。

⑥元器件布局

Protel 99SE 既可以进行自动布局也可以进行手工布局，执行菜单命令Tools/AutoPlacement/AutoPlacer 可以自动布局。布局是布线关键性的一步，为了使布局更加合理，多数设计者都采用手工布局方式。

⑦自动布线

Protel 99SE 采用世界最先进的无网格、基于形状的对角线自动布线技术。执行菜单命令Auto Routing/All，并在弹出的窗口中单击Route all 按钮，程序即对印刷电路板进行自动布线。只要设置有关参数，元件布局合理，自动布线的成功率几乎是100%。

⑧手工调整自动布线结束后，可能存在一些令人不满意的地方，可以手工调整，把电路板设计得尽善尽美。

⑨打印输出印刷电路板图执行菜单命令File/Print/Preview，形成扩展名为PPC 的文件，再执行菜单命令File/printJob，就可以打印输出印刷电路板图。

6.1.3设计中的问题及解决方法

虽然Protel 99SE 功能强大，人机界面友好，但在设计过程中往往遇到一些问题。

(1)生成的印刷电路板图与电路原理图不相符，有一些元件没有连上。这种情况时有发生，问题出在原理图上，原理图看上去是连上了，但画图不符合规范，导致未连接上。不规范的连线有：①连线超过元器件的断点；②连线的两部分有重复。

解决方法是在画原理图连线时，应尽量做到：①在元件端点处连线；②元器件连线尽量一线连通，少出现直接将其端点对接上的方法来实现。

(2)在印刷电路板设计中装入网络表时元器件不能完全调入。原因有：①原理图中未定义元件的封装形式；②印刷电路板封装的名称不存在，致使在封装库中找不到；③封装可以找到，但元件的管脚名称与印刷电路板库中封装的管脚名称不一致。

解决方法：①到网络表文档中查找未定义封装的元件，补上元件封装；②确认印刷电路板元件封装库是否已调入，同时检查原理图中元件封装名称是否与印刷电路板元件封装库中的名称是否一致；③将印刷电路板元件封装库中的元件修改成与原理图中定义的一致。如三极管的管脚名称在原理图中定义为1，2，3，而在印刷电路板封装库中焊盘序号定义为E，B，C，必须修改印刷电路板封装库中的三极管管脚名称，使他与原理图中定义的三极管管脚名称一致。

6.2电路板制作

完成PCB 电路制作以后（具体电路原理图和PCB 封装图见附录2），接下来的任务就是做实物电路了。

由于光硬板目前还比较贵，出于经费上的考虑，我们采用普通的铜板来腐蚀。如果热感应纸来把电路打印出来，然后用熨斗加热后粘到铜板上，就会达到光硬

板那种美观的效果。

当把铜板腐蚀好了，打好孔。并把所有相应的元件都装配到铜板上后，仔细检查有没有漏焊，虚焊的点，由于电路体积的庞大行，电路结构的复杂性，所以任何一个细小的失误都可能导致电路结论的重大偏差，所以每一步都应该很小心。对于电路来说，芯片比较昂贵，所以在焊接过程中，注意千万要给芯片加一个底座，防止一些管脚破坏。

完成电路板制作，接下来的任务就是调试了。

7硬件电路调试与结论

7.1调试

在硬件电路调试过程中，我做的主要是FSK 接受解调电路，本来还有一位同学做FSK 信号调制发送电路的，后来由于他其他的个人原因，他个人换了题目，于是我就没有了信号来源。在这种情况下，我采用了实验室现成的FSK 调制模块，产生FSK 信号，输出的FSK 信号直接送入我的NE564解调电路。

在解调中发现存在几个小问题，开始我没有送FSK 信号的时候，解调系统前面部分的放大电路存在自激现象，我在运放的正负电源各自加一个104小电容，此举很快收到效果，自激现象大大减弱。

我在一开始解调的时候，发现信号经过带通后还是很好的，但是锁相环内部的压控振荡却没有锁住，后来通过测量芯片的各个管脚电压才发现，芯片的3、9管脚跳线处问题，改正后解调信号一下就出来了。

当输入0、1交替的FSK 信号时，经过运放，带通滤波，NE564集成芯片，在芯片16管脚输出0、1信号，和输入基本相符，存在一点波形畸变，但是对解调没有实际影响。实际调试过程中，NE564输出的FSK 信号基本可以把输入信号还原，但是信号还不是很稳定，这主要和电路焊接有一定问题，另外NE56412，13脚的外部电路电路的可调电容比较难调，但是系统本身还是比较成功的。

7.2结论

通过对电路的调试，NE564基本上可以把送入的FSK 信号解调出来，VCO输出和理论分析也比较符合。总的来说，我的收获自我感觉还是不错的。

我非常高兴有这次毕业设计的实践机会，让我在四年理论学习的基础上，体现自己动手制作的能力和创造力。通过对实际电路的制作和分析，使我个人对通信原理和系统有了进一步的认识和理解，对以后可能在这方面的工作带来不少方便。

其实毕业设计是一个探索，迷茫，学习，复习的过程，在这个过程中把以前学过的东西回忆起来，把需要用到的但是自己还不懂得学习起来，在学习中提高，在探索中前进，最后达到一定的进步和成功。所以，完成了毕业设计以后，我个

人得体会也颇深，知识的融会贯通是要有一个过程的，它并非一朝一夕的事，只有在不断的尝试中逐渐积累而成，在积累中才会不断提高。而且知识本身是比较死的，但是知识发挥的天地也是很广阔的，改变平常学习时的弊病，多观察和思考加上适当的借鉴是很好的途径。

电路制作其实并不是很难，但是你绝对不能小看它，因为很多细节方面可以在一开始就决定你是否能成功，这和做人也是同样的道理，毕业设计必须是踏实的来，一步一个脚印，一步上一个台阶，而不是一步登天，这也如前面所讲，设计的过程是一个学习，积累和向成功靠拢的过程。做完后我深深体会到，有很多的东西原来看着或许挺陌生，书本上的描述也不好理解，可是自己一用心去实践，却发现它并不难。而有些看似容易老被忽视的问题，往往值得深入的思考。在以后的学习生活中，我会重视这次的经验，一发现问题就立刻去解决，而绝不能因为它细小而忽视。

本次毕业设计历时三个月，是本人对大学所学知识的总结和运用，提高了自己的理论和实际相结合和独立解决难题的能力，同时也是自己的靠分析、动手及毅力的综合锻炼，为日后走向工作岗位打下了坚实基础。

参考文献

[1]

[2]

165.

[3]

[4]

[5]

[6][7]

[8]

[9]张厥盛.锁相技术[M].西安：西安科技大学出版社，2002：134～162.郑继禹.锁相环路原理与应用[M].河北：人民邮电出版社，1980：26～61.Shimers S.M. Modern Control System Theory and Application. New Jersey,1998. 谈世哲.Protel 98[M].北京：人民邮电出版社，1998.张冠百.锁相与频率合成技术[M].北京：电子工业出版社，1986.解月珍.谢沅清编.通信电子线路[M].北京：机械工业出版社，（第一版）2003.席德勋.现代电子技术[M].北京：高等教育出版社，1999.樊昌信.通信原理[M].北京：国防工业出版社，1999：154～184.谢自美.电子线路设计[M].实验.测试.武汉：华中科技的大学出版社，2000：157～

[10]王恒山．调频解调技术[M].北京：高等教育出版社，1989：48～72.[11]曹志刚,钱亚生．现代通信原理[M].北京：清华大学出版社，1992.

[12]Gardner F.M , John Wiley. Phaselock Techniques. Englewood Cliffs,1995.

第31页共35页

PE2923的功能原理框图

附录2

1N 4001

P6P7sk-ask 解调器（锁相环）电路图

Fsk-ask 解调器（锁相环）pcb图