抢答器实验报告

扬州大学能源与动力工程学院

本科生课程设计

题 课 专 班 学 姓

目： 程： 业： 级： 号： 名：

四人智力竞赛抢答器 数字电子技术基础 电气工程及其自动化 电气 0901 091302111 冯承超 年漪蓓 蒋步军

指导教师： 完成日期：

2011 年 6 月 24 日

总

目

录

第一部分：任务书

第二部分：课程设计报告

第三部分：设计图纸

1

第 一 部 分

任 务 书

2

《数字电子技术基础》课程设计任务书 一、课程设计的目的 1、使学生进一步掌握数字电子技术的理论知识，培养学生工程设计能力和综合分析问 题、解决问题的能力； 2、使学生基本掌握常用电子电路的一般设计方法，提高电子电路的设计实验能力； 3、熟悉并学会选用电子元器件，为以后从事生产和科研工作打下一定的基础。 二、课程设计的要求 1、设计时要综合考虑实用、经济并满足性能指标要求； 2、必须独立完成设计课题； 3、合理选用元器件； 4、按时完成设计任务并提交设计报告。 三、课程设计进度安排 1、方案设计；(半天) 2、电路设计：(一天) 3、装配图设计：(半天) 4、电路制作：(两天) 5、总结鉴定：(一天) 四、设计要求 1 用中小型规模集成电路设计出所要求的电路； 2、在实验箱上安装、调试出所设计的电路。 3、部分课题要求用可编程逻辑器件（FPGA/CPLD）设计实现； 4、在 EDA 编程实验系统上完成硬件系统的功能仿真。 5、写出设计、调试、总结报告。 五、使用仪器设备 1、稳压电源(±5V，±15V)； 2、实验电路箱； 3、低频信号发生器； 4、示波器。 六、设计总结报告主要内容 1、任务及要求； 2、方案特点； 3、各组成部分及工作原理(应结合框图写)； 4、单元电路设计与调试； 5、总逻辑图； 6、总装配图。

3

第 二 部 分

课 程 设 计 报 告

4

目

录

1 设计任务及要求…………….………………………………………….….….（6） 2 系统总体设计方案………………………………………….…………….（7）

2.1 总体设计方案…………………………………………..………..……….….…（7） 2.2 方案特点…………………………………………………..………..…………..…（7）

3 控制电路设计…………………………………………...…………………（8） 3.1 控制电路工作原理………………………………………..………..……………..（8） 3.2 参数计算…………………………………….………………………………..（8） 3.3 器件选型…………………………………….………………………………..（8） 4 振荡电路设计…………………………………………...…………………（9） 4.1 振荡电路工作

原理………………………………………..………..……………..（9） 4.2 参数计算…………………………………….………………………………..（9） 4.3 器件选型…………………………………….………………………………..（9） 5 计数电路设计…………………………………………...…………………（10） 5.1 计数电路工作原理………………………………………..………..……………..（10） 5.2 参数计算…………………………………….………………………………..（11） 5.3 器件选型…………………………………….………………………………..（11） 6 译码显示电路设计……………………………………...…………………（12） 6.1 译码显示电路工作原理…………………………………..………..……………..（12） 6.2 参数计算…………………………………….………………………………..（12） 6.3 器件选型…………………………………….………………………………..（12） 7 系统总体电路设计……………………………………...…………………（13） 7.1 系统总体电路……………………………………………………………...…...（13） 7.2 电路说明…………………………………….………………………………..（14） 8 电路调试………………………………………………...…………………（15） 8.1 振荡电路调试及实验结果分析…………………………………….….….（15） 8.2 计数电路调试及实验结果分析…………………………………….…..….（15） 8.3 译码显示电路调试及实验结果分析…………………………………….….（15） 8.4 控制电路调试及实验结果分析……………………………………….….….（15） 8.5 系统联调及实验结果分析………………………………………….….….（15） 9 改进意见及收获体会…………………………………...…………………（16） 10 器件明细清单…………………………………………...…………………（17） 参考文献……………………………………….……………………………….（18）

5

1 设计任务及要求

1、四组参赛者进行抢答（用开关“A” 、 “B ” 、 “C” 、 “D”抢答） ，当抢先者按下按钮时，抢 答器能准确地判断出抢先者，并以数码管的“1” 、 “2” 、 “3” 、 “4”显示。 2、主持人开关具有总启动、复位功能，选手抢答具有互锁功能； 3、抢答器应具有限时（抢答时、回答问题时）功能。限时档次分别为 30 秒、60 秒、90 秒， 以倒计时显示；在时限内抢答则倒计时停止，时间到“00”则停止抢答； 4、抢答者犯规或违章时

，应自动发出警告信号，以提示灯光闪为标志。

6

2 系统总体设计方案

2.1 总体设计方案 显示电路 显示电路

译码电路

译码电路

抢答开关

抢答电路

倒计时电路

秒脉冲

主持人开关

抢答电路

报警电路 它由主体电路和扩展电路两部分组成，主题电路完成基本的抢答功能，即开始抢答后， 当选手按动抢答键时，能显示选手的编码，同时封锁输入电路，禁止其他选手抢答。扩展电 路完成定时抢答的功能。 2.2 方案特点 如图 11、1 所示为总体方框图。其工作原理为：接通电源后，主持人将开关拨到0

4 振荡电路设计

4.1 振荡电路工作原理 74LS160 是十进制分频， 74LS74 是二进制分频， 4MHZ 的石英晶体经过了六个十进制分频器和两个二进制分频器后最后的频率为 1HZ， 即最后得到所需要的秒脉冲。

秒脉 冲（ cp）

4MHZ

U7

Q ~Q Q RE S E T ~Q

U10

RE S E T SE T

CRYSTAL_VIRTUAL

R1

1.0kohm

R2

1.0kohm

SE T D

D_FF_NEGSR

D

D_FF_NEGSR

U9

C2

U1 V1

5V

NOT

10nF

NOT

C1

10pF

10 10 10 3 4 5 6 7 9 1 3 4 5 6 7 9 1 3 4 5 6 7 9 2 2 1 ~LO AD 2 ~CLR CLK CLK

A

A

EN T

EN T

A

EN P

EN P

~CLR

~LO AD

~LO AD

CLK

~CLR

U8

74LS160D

QA QB QC QD

CLK

U2

74LS160D

QA QB QC QD

EN P

EN T

B

C

D

B

C

D

B

C

D

U3

74LS160D

RC O QA QB QC QD

RC O

13

13

14

12

11

15

14

12

11

15

14

13

12

11

10

10

3

4

5

6

7

9

1

3

4

5

6

7

15 9

RC O

10

2

1 ~LO AD

3

4

5

6

7

9

1

2

A

EN T

A

EN P

~CLR

EN P

EN T

B

C

D

B

C

D

~LO AD

EN T

EN P

CLK

~LO AD

~CLR

CLK

U4

QA

U5

74LS160D

QA QB QC QD

~CLR

A

B

C

D

2

U6

RC O

QB

QC

QA

QB

QC

QD

RC O

13

QD

14

12

11

15

14

13

12

11

14

13

12

11

4.2 参数计算 根据实验室提供的 4MHZ 的晶振，我们选用六个 74LS160 用作六级十倍分频获得 4HZ 的方波信号，再选用两个 D 触发器用作两级两倍分频获得我们需要的 1HZ 的方波信号作为 秒脉冲信号，另外，我们还用到容值分别为 0.01uF 和 10pF 的电容。 4.3 器件选型 十进制分频器 7LS160 二进制分频器 74LS74 石英晶体 4MHz 电容 10PF，0.01UF

9

15

反相器 74LS04

15

RC O

74LS160D

74LS160D

电阻 1KΩ

5 计数电路设计

5.1 计数电路工作原理 根据所要求的抢答时限，通过预置数时间电路（30 秒、60 秒、90 秒）对计数器进行预 置数（选用十进制可逆计数器 74190 进行设计） ，个位置零、十位置 3，6 或 9； 主持人开关控制两个计数器的异步置数端， 当主持人将开关打到低电平时， 就会置数在 30、60 或 90（时限开关由 T1、T2、T3 控制的简单译码器控制） ； 当主持人开关打到低电平，可通过时限开关控倒计时时间，当主持人开关打到高电平， 则倒计时开始。

GND GND GND GND

CK CK

U17 U14

A B C D E F G A B C D E F G

4 5 6 7 8 21 20

13 12 11 10 9 15 14

11 12 13 14 15 23 26

13 12 11 10 9 15 14

OA OB OC OD OE OF OG

~LT ~RBI ~BI/RBO

5V

A B C D

~LT ~RBI ~BI/RBO

U12 VCC 74LS48D

OA OB OC OD OE OF OG

U15 74LS48D VCC 5V VCC

7 1 2 6

A B C D

3 5 4

16 123

13 12 3 2 6 7

VCC 19

7 1 2 6 3 2 6 7

25 24 9 10

13 12

QA QB QC QD

~BO ~CO

QA QB QC QD

5V

A B C D

~LOAD CLR

UP DOWN

U13 74LS192N VCC VCC 5V 0 43

~BO ~CO

VCC

3 5 4

~LOAD CLR

15 1 10 9

11 14

5 4

15 1 10 9

A B C D

11 14

5 4

UP DOWN

U16 74LS192N

VCC 5V

30 U44 33 OR2 36 U45 34 OR2 NAND2 VCC U41 NAND2 U43 38 NAND2 VCC 5V NOT 29 NOT U42 22 NAND2 U38 28 NOT U39 U40 27 NOT 32 U37 39 17 18 U2 NAND2 U18 31 U3 NOT U1 NOT

40

VCC

U8 AND3

35 37

41 X

FG1

J1 VCC T1 T2 T3 30 60 90

VCC

5V VCC

S

44 0 Key = Space

说明：图中的二输入或门可用二输入与非门及反相器实现，图中只是围为了简化电路；具体 二输入或门如下：

10

U5 45 NOT U6 NOT 42 U4 NAND2

5.2 参数计算 简单倒计时编码器：当开关 T1、T2 或 T3 打到高电平时，分别置倒计时起始值 30、60 或 90 秒（例如，本截图中，T3 打到 Vcc，则 D=A=1，B=C=0，置 90 秒倒计时） ； 要构成 30 进制计数器， 首先将两片 190 用并行进位方式连成一百进制计数器， 由于 190 是异步置数，所以计数器从 30 开始减到 00 时立即跳为 30，即 00 为不稳定状态，正好计数 器几入了 30 个脉冲。所以我们把高位 190 置入 3（即 0011） ，低位置入 0（即 0000） 。

5.3 器件选型 译码器 74LS48 数码管 BS207 反相器 74LS04 十进制可逆计数器 74190

11

6 译码显示电路设计

6.1 译码显示电路工作原理 译码是把给定的代码进行翻译，变成相应的状态。用于驱动液晶数字显示屏的 CMOS 七段液晶显示译码器，只要在它的输入端输入 8、4、2、1 码，七段液晶显示器就能显示十 进制数字，如图：

GND GND

CK

U5

A B C D E F G

46 47 48 49 50 52 51

13 12 11 10 9 15 14 OA OB OC OD OE OF OG

~LT ~RBI ~BI/RBO

U4 VCC 74LS48D

5V

7 1 2 6

A B C D

0

说明：本截图中为验证数码管有效，特将其置为 1。 6.2 参数计算 48 译码器接收来自编码器的输入数值，编码器 OA、OB、 · · · 、OG 管脚分别接数码管 A、 B、 · · · 、G 管脚；当 A、B、C、D 输入端输入信号经过 74LS48 到达数码管上时，数码管就会 显示相应的数字。 6.3 器件选型 数码管 BS207 译码器 74LS48

12

3 5 4

VCC

7 系统总体电路设计

7.1 系统总体电路

13

GND

CK

GND GND GND

CK

GND

GND U1

CK

U17 U14

A B C D E F G

A B C D E F G A B C D E F G

1234567

13 12 11 10 9 15 14

52

U2

36 35 34 33 32

VCC

~LT ~RBI ~BI/RBO

74LS48D 53 5V

13 12 11 10 9 15 14

U22 NOT 51 U19 AND2

OA OB OC OD OE OF OG ~LT ~RBI ~BI/RBO

U23 NOT

43 42 41 40 39

55

A B C D

54

56

0 17

AND1A AND2A

5V

A B C D 7 1 2 6 3 5 4

~LT ~RBI ~BI/RBO

U12 VCC 74LS48D

OA OB OC OD OE OF OG

18

13 12 11 10 9 15 14

VCC

U20 AND2 50 49

U15 74LS48D

74LS00D 19 62

QAA

5 6 5 6 5 6 1Q 1Q 1Q ~1Q ~1Q ~1Q ~1CLR ~1CLR ~1CLR ~1CLR ~1PR ~1PR ~1PR

31 30 29 48

3 2 6 7 13 12

VCC

U21 NAND2

A B C D

74LS00D

VCC

7 1 2 6

3 5 4

5V

38 37 57 58 VCC 5V

VCC

72

QBA QCA QDA

QA QB QC QD

1Q

~1Q

~LOAD CLR

~LOAD CLR

~1PR

1CLK

1CLK

1CLK

1CLK

1D

1D

1D

1D

2

3

2

3

2

3

2

3

VCC

U10A

S

74LS74D 21 22

74LS74D

74LS74D

74LS74D 23 NAND4

70 47 NOT U44 44 OR2 NAND2

U9A

VCC U40 28 NOT 67 U45 74LS05N 46 U38 84 VCC NAND2 U37 78 NOT U18 66

15 1 10 9

11 14

U28

15 1 10 9

11 14

U29

0 65

5 4

5V

5 4

A B C D

5V

VCC

A B C D

UP DOWN

VCC

4 1 4 1 4 1 4

UP DOWN

25

1

U13 74LS192N

~BO ~CO

VCC

U16 74LS192N

5

V

16 0 Key = Space 74HC04D_2V 20

12 VCC

U8 NAND4

7.2 电路说明 本电路图为四人竞赛抢答器电路图，电路中配有一个主持人开关 S，3 个倒计时选择开

7 1 2 6 3 5 4 OA OB OC OD OE OF OG ~BO ~CO 5 6 QA QB QC QD

3 2 6 7

13 12

U11A

U4A

U6A

74LS05N 8 U27 NAND4 U3 NAND4 9 10

74LS05N

74LS05N

11 U5 NAND4 U727 NAND4 77

OR2

U41 85 NAND2 75 U43 68

U39 NOT U42

14

71 VCC 59

1 VCC 2 3 4

69 NAND2 J1 5V VCC Key = C Key = B Key = D NOT

13

Key = A 5V VCC

64 24 63 26

XFG1

U24 15

X1 2.5 V OR4 U25 45 NAND2 NOT U26 61

数 电 课 程 设 计 -4人 抢 答 器 -终 稿

14

关 T1、T2、T3 以及 4 个抢答开关 A、B、Ｃ、Ｄ；该电路可以完整实现主持人总复位及总启 动、主持人选择抢答答题时限、四人抢答互锁以及犯规报警等四个功能。 主持人开关打到低电位时总复位——封锁 4 个抢答开关， 抢答电路数码管显示器被强制 置零，此时只有抢答时限开关工作，时限开关打到 T1、T2、T3 时分别可选择 30、60、90 秒的抢答答题时限，并在倒计时数码管显示器上显示； 主持人开关打到高电位时总启动——倒计时开关立即倒计时，抢答开关可以开始抢答， 最先抢答者 A 或 B 或 C 或 D 在抢答显示数码管上分别显示 1、2、3、4，有人抢答则倒计时 结束，倒计时降至“00”则抢答无效； 抢答报警电路——主持人开关未启动（即主持人开关打在总复位）时，只要有人抢答， 则报警指示灯亮。

8 电路调试

15

8.1 振荡电路调试及实验结果分析 根据进入实验室之前绘制的电路原理草图在数字逻辑箱上接线， 并认真仔细检查之后将 脉冲信号的输出端接数字逻辑箱上的发光二极管，同时用导线将数字逻辑箱上的标准 1HZ 的脉冲信号接到另一个发光二极管上，接通电源，观察两个发光二极管的闪烁频率。 实际观察结果：发光二极管不闪烁，发觉结果不符合要求，我们就开始查电路，将每个 分频器分开检查，发觉第二个十进制分频器处所对应的发光二极管不亮，怀疑模块有问题， 然后替换了一个， 接好刚才拆开的线路， 打开电源， 发光二极管闪烁， 得到所需要的秒脉冲。 8.2 计数电路调试及实验结果分析 根据进入实验室之前绘制的电路原理草图在数字逻辑箱上接线，并认真仔细检查之后， 接入标根据进入实验室之前绘制的电路原理草图在数字逻辑箱上接线，并认真仔细检查之 后，接入标准 1HZ 脉冲信号，接通电源，观察该部分电路中的数码管数字显示。 实际观察结果：计数电路一遍接对，数码管能从 30 开始递减到 0，然后锁定在 0 处不 变，符合要求。 8.3 译码显示电路调试及实验结果分析 同计数电路接线步骤； 实际观察结果： 第一遍接线时想在此部分译码电路上观察

数码管能否正常工作， 但是数 码管及 48 译码器组成的电路中数码管没有显示， 之后发现译码器所加电平过高， 加电阻或 全部接完线才能正常工作，结果第一遍接线有误，连续接线好几次才实现了预期要求。 8.4 控制电路调试及实验结果分析 根据进入实验室之前绘制的电路原理草图在数字逻辑箱上接线， 并认真仔细检查之后 ， 接通电源，观察该部分电路的数码数字管显示。 实际观察结果：观察结果正常，当主持人清 0 时，数码管显示为 0，当抢答选手按动自己 所对应的开关后，数码管显示所对应选手的号码，此时其他选手按动自己的开关后，数码管 显示的数字不会因此而改变，所以符合要求。 8.5 系统联调及实验结果分析 将抢答电路部分和计数（倒计时）电路部分按照实验电路原理图连接起来，秒脉冲用数 字逻辑箱上的标准 1HZ 脉冲代替，认真仔细检查之后，接通电源。 电路基本可以实现抢答器的所有功能。

9 改进意见及收获体会

16

本电路基本可以完整实现实验预期的主持人控制、答题时限控制、抢答锁存、抢答倒计 时、强大报警等功能。 改进意见： 抢答时限的倒计时预置数编码电路可以改成优先权编码器， 这样可以使电路 工作得更加顺畅；此外，本电路所使用的倒计时至“00”锁定利用的是七段数码管显示“0” 时 F（显示 1） 、G（显示 0）两个管脚与显示其他数值时完全不重复的原理构成的，如果采 用两片倒计时计数器 74LS192 的借位端子作为锁定信号，可节省 2 个二输入与非门，且可 以降低传输延迟。 收获体会：经过了将近一周的数电课程设计，我终于把数电知识真正实现了实际应用， 感到收获挺多。当初感觉并不困难的电路模块设计，和搭档设计的时候却发现，小模块设计 也有许多小技巧，同时，个人的知识是有限的，只有靠团队合作，才能慢慢发现思路中的错 误与不足，并且一点点地改正。 这次课程设计也再次让我看到理论与实践的差别和联系， 理论固然重要， 然而我们要在 实践中发现错误，并解决错误，也提高了自己的动手能力和实际解决问题的能力。一种学习 态度：认真、严谨的学习态度。这就是我的另一个收获，不仅仅是做课程设计，无论是做什 么研究，都必须要有一种认真严谨的学习态度，比如说，独立思考独立完成，认真接线，仔 细检查等，这些都是对我们自身能力的一种培养，在以后的学习甚至工作中，很多东西都只 能靠自己去独立思考完成，因此我们也藉此学会了一种独立思考的学习态度。 无论最后的结果是怎样，你参与了，你就肯定有收获。在这几天可以说是废寝忘食的课 程设计

过程中，我也收获了许多，我仍然记得将课程设计做出来的时候，那种喜悦的心情， 是难以形容的。 这次的数字逻辑课程设计使我受益匪浅， 它不仅增加了我的相关课程知识， 锻炼了我的 动手能力，了解了合作的重要性，而且让我认识到遇到问题要勇于克服。尽管本次实验困难 重重，但最终完成了任务，想想那些挫折也就无所谓了。相信在今后的课程设计中我们一定 能做的更好！ 此外，还必须感谢老师的帮助与指导。

17

10 器件明细清单

逻辑箱 数码管（BS207） 译码器（74LS48） 十进制可逆计数器（74190） 十进制计数器（74160） 双上升沿 D 触发器 双四输入与非门（74LS20） 四二输入与非门（74LS00） 反相器（74LS04） 电容 10PF 电容 0.01μ F 电阻 1KΩ 石英晶体 4MHZ

一个 三个 三块 两块 六块 三块 三块 三块 两块 一个 一个 四个 一个

18

参 考 文 献

[1] 阎石主编．数字电子技术基础（第四版） ．北京：高教出版社， 2000 [2] 童诗白、华成英主编.模拟电子技术基础（第四版）.北京：高教出版社，2006 [3] 于卫主编. 现代数字电路与系统综合实训教程。北京：北京邮电大学出版社，2010

19

第 三 部 分

设 计 图 纸

20

图 纸 目 录

序号 1 2 3 图 系统总体方框图 系统总电路图 系统总接线图 纸 名 称 图幅 A3 A3 A3 图纸编号 电 01 电 02 电 03 备 注

附 设计深度规定： 系统总体方框图：标注各单元模块，图中给出各单元模块的正确连接、标出各信号的流 向。 系统总电路图：标明各器件的型号、标注器件参数、标注集成块各引脚的逻辑符号 系统安装接线图：以集成块为单位画出各引脚之间的接线，标注各集成块的型号、注明 引脚编号。

21