2.5Gb 和3.125Gb 速率级CMOS 限幅放大器
2.5Gb/s和3.125Gb/s速率级CMOS 限幅放大器*
胡艳，王志功**，冯军，陶蕤
（东南大学射频与光电集成电路研究所，南京市四牌楼2号，210096）
摘 要：本文采用TSMC 0.35µm CMOS工艺实现了可用于SONET/SDH 2.5Gb/s和3.125Gb/s速率级光纤通信系统的限幅放大器。通过在芯片测试其输入动态范围超过40dB ，输出摆幅为400mVp-p ，功耗250mW ，含信号丢失检测功能，可以满足商用化光纤通信系统的使用标准。
关键字：光纤通信，限幅放大器，CMOS 工艺，SONET/SDH
Design of CMOS Limiting Amplifier for SDH 2.5Gb/s and
3.125Gb/s Systems
HU Yan, WANG Zhi-gong, FENG Jun, TAO Rui
(Institute of RF- & OE-IC’s, Southeast University, Nanjing 210018,China)
Abstract: In this paper, a limiting amplifier was realized in TSMC 0.35µm CMOS technology for the use of SDH 2.5 Gb/s and 3.125 Gb/s systems. Evaluated via on-wafer testing, this limiting amplifier offers an input dynamic range of more than 40dB, provides a constant output 400mVp-p and includes a module of loss detection. Therefore, this limiting amplifier can meet the requirement of optical communication system.
Key words: optical communication; limiting amplifier; CMOS technology; SONET/SDH
1 引言
随着人们对信息服务的种类和质量要求的不断提高，同步光纤网/同步数字序列（SONET/SDH）应运而生并不断发展。光纤通信具有很多其它通信方式不可比拟的优点，例如：成本低，可靠性高，通信容量大等。目前2.5Gb/s的系统已得到普遍应用。
在光纤通信系统中，限幅放大器（LA ）具有广泛的应用：首先，可用于含无源滤波器的时钟恢复电路中，以抑制由于输入信号码型不同而引起的时钟信号的幅度变化；其
次，可用于光接收机的主放大器；第三，可用作数据和时钟处理电路的输入输出缓冲部分。目前主要采用GaAs 或双极性硅工艺生产[1]。
CMOS 工艺虽不具有GaAs 或双极性硅工艺的速度优势，但随着CMOS 工艺的不断发展，CMOS 工艺已经达到比较高的速率。根据仿真结果0.35µm、0.25µm和0.18µm工艺的特征频率分别为13.5GHz 、18.6GHz 和49GHz 。因此采用CMOS 工艺设计高速的限幅放大器具有良好的前景。
1
2 结构和电路设计
我们所设计的系统框图如图1所示。它由输入缓冲、主放大单元、输出缓冲、直流反馈
经过整流滤波电路后的直流信号如果等于片外固定电压，即表明输入信号幅度足够高，不会造成信号丢失；如果低于片外固定偏压，就会出现信号丢失的情况，输出告警。
图1 限幅放大器系统框图
补偿回路和一个信号丢失检测模块组成。基本核心单元电路采用全差分结构，适合实现高速率和提高抗噪声能力。
通常，限幅放大器的核心单元电路由单级放大器级联而成，其基本放大单元如图2所示。基本差分对构成了放大器电路中的主放大器通道。在每级基本放大单元之间插入源极跟随器，一方面起电平位移的作用；另一方面由于其输入、输出电容传输特性可降低基本放大单元的容性负载，有效的扩展带宽。
限幅放大电路中的输入、输出缓冲主要用以实现输入阻抗匹配和电平位移，消除信号因反射而造成的损耗，其电路结构如图3、4所示。
信号丢失检测模块的主要功能是当限幅放大器输入信号过小，导致后续判决电路无法判决或出错的情况下，
由限幅放大器给出一个告警的信号。其电路由三个部分组成：整流电路、比较电路和驱动电路。由于前置放大器的输出一般是mV 级的电压信号，为了降低设计难度，提高电路的可靠性，整流电路对经限幅放大器放大的输出大信号进行整流，而不是直接对mV 级小信号直接进行处理。比较电路是一个双端转单端的放大器，对两端的输入电压信号进行比较。
整流电路
图2 基本放大单元电路
图3 输入缓冲电路
图4 输出缓冲电路
比较电路
驱动电路
图5 信号丢失检测电路
片外固定偏压主要通过电阻分压获得，可根据实际的最小检测丢失信号，调节其中一个可变电阻值来进行调整。驱动电路主要是由三级反相器组成，尺寸逐渐增大，增强驱动能力，可驱动片外的报警发光二极管。
2
3 版图设计
此限幅放大器利用美国南加州大学测试结果表明，此0.35µm CMOS限幅放大器可以很好的工作在SONET/SDH 2.5Gb/s和3.125Gb/s速率上。
MOSIS 工程提供的0.35µm的单阱、双多晶硅和三层金属的CMOS 工艺实现。其版图如图6所示，芯片面积为0.79×0.95mm 2。
图6 限幅放大器版图
4 芯片和测试结果
芯片测试在东南大学射频与光电集成研究所进行，利用本所的高速探针台进行在芯片测试，测试设备包括：日本ADV ANTEST 公司的12.5Gb/s脉冲图码发生器/误码检测仪，具有示波、眼图/摸板和时域反射分析三种功能的86100A 系列数字通信分析仪和ADV ANTEST R6142可编程DC 电压/电流源，输入输出采用PGSGSGP 的高频探针。在标准5V 电源下，直流电流为50mA, 对应直流功耗250mW 。对于限幅放大器，我们不关心小信号增益特性。我们直接测试它在不同工作速率，不同输入信号幅度条件下限幅放大器的工作情况。图7和图8分别给出了输入信号速率2.5Gb/s和3.125Gb/s，输入电平分别为8mVp-p 和1Vp-p 的输出信号眼图，其单端输出电压摆幅为200mVp-p 。图9给出了此限幅放大器在5Gb/s数据速率下，其单端输出眼图。
3
(a)
(b)
图7 输入2.5Gb/s 8mVp-p(a)和1Vp-p(b)时
限幅放大器单端输出眼图
(a)
(b)
8 输入3.125Gb/s 8mVp-p(a)和1Vp-p(b)
时限幅放大器单端输出眼图
图
[4] Rui Tao, Zhigong Wang, Tingting Xie
etc., “CMOS Limiting Amplifier for SDH STM-16 Optical Receiver,” Electronics Letters, Feb. 2001, Vol. 37, No. 4, pp. 236-237.
[5] Jun Feng, Huan Wang, Yan Hu etc., “IP
图9 5Gb/s限幅放大器输出眼图
5 结论
本文采用标准的5V 0.35µm CMOS工艺实现了具有实用价值的光纤通信用限幅放大器，其输入动态范围超过40dB, 50Ω输出负载上的单端输出摆幅为200mVp-p ，功耗250mW ，具有信号丢失检测功能，可良好的应用于SONET/SDH 2.5Gb/s和3.125Gb/s速率级光纤通信系统中。
参考文献：
[1] Zhi-Gong Wang, Manfred Berroth et al
“17GHz-Bandwidth 17dB-Gain 0.3µm HEMT Low-Power Limiting Amplifier” 1995 Symposium on VLSI Circuits Digest of Technical Papers, pp. 97-98 [2] Behzad Razavi. “Design of Analog
CMOS Integrated Circuits,” McGraw- Hill Higher Education, 2000
[3] Yuriy M. Greshishchev, “A 60-dB Gain,
55-dB Dynamic Range, 10-Gb/s Broad- Band SiGe HBT Limiting Amplifier,” IEEE Jounal of Solid State Circuits, Vol. 34, No. 12, DEC., 1999, pp. 1914-1920.
4
Cores of High-Speed Integrated Circuits for Optical Fiber Communication─The Limiting Amplifier and Data Decision Circuit,” Second Joint Symposium on Opto- and Microelectronic Devices and Circuits, March 10-16, 2002, Stuttgart, Germany, pp. 169-172.