数字时钟完整课程设计

电子技术课程设计

题 目： 数字钟

姓 名：

学 号： XXXX

指导教师：XXXXXXXXXXXX

时间： 2014 年 6 月 16日~ 2014 年6 月

20 日

摘要

本设计是数字时钟是一个将时分秒，显示于人的视觉器官的计时装置。它的计时周期是24小时，显示满刻度时是23时59分59秒，一个基本的数字时钟电路时由秒信号发生器，时分秒计数器，译码器和计数器组成。由于采用纯数字设计制作，与传统的机械表相比，它具有走时更准，显示直观，无机械传动装置等特点。

本设计中的数字时钟采用数字电路实现时分秒的显示和调整。通过采用各种集成数字芯片搭建电路来实现相应的功能，具体用到555震荡器，74LS90等门集成芯片。该电路具有计时校时，整点报时等功能。

对整个模块进行了分析和画出电路图后对各模块进行仿真，并记录观察仿真的结果，证明了该设计电路能够符合设计要求。

数字钟是一种用数字显示秒、分、时的计时装置，与传统的机械钟相比，它具有走时准确、显示直观、无机械传动装置等优点，因而得到了广泛的应用：小到人们日常生活中的电子手表，大到车站、码头、机场等公共场所的大型数显电子钟。多功能数字钟由以下几部分组成：555定时器组成的多谐振荡器构成秒脉冲发生器；校正电路；六十进制的秒、分计数器和二十四进制的时计数器；秒、分、时的数码显示部分；报时电路等。

具体要求如下：钟是一种用数字电路技术实现时、分、秒计时的装置。通过数字钟的制作进一步了解中小规模集成电路。

目录

1 概述............................................................................................................................ 4

1.1 设计目的及要求 . ........................................................................................... 4 1.2 设计原理 . ....................................................................................................... 5 1.3 设计框图 . ....................................................................................................... 5

2系统总体方案及硬件设计 ........................................................................................ 7

2.1总体方案 . .......................................................................................................... 7 2.2总体电路图 . ...................................................................................................... 7 2.3所选元件介绍 . .................................................................................................. 8

3 各模块设计 ............................................................................................................... 8

3.1数字钟 . .............................................................................................................. 8 3.2 校时电路 . ....................................................................................................... 10 3.3 报时电路 . ....................................................................................................... 11 3.4秒脉冲产生器 . ................................................................................................ 11

4 仿真.......................................................................................................................... 13 5 课程设计体会 ......................................................................................................... 14 参考文献 ..................................................................................................................... 15 附2 系统原理图 .................................................................... 错误！未定义书签。

1 概述

1.1 设计目的及要求

本文所设计的是数字钟。 a 设计目的：

本课程设计是在前导验证性认知实验基础上，进行更高层次的命题设计实验，要求学生在教师指导下独立查阅资料、设计、安装和调试特定功能的电子电路。培养学生利用模拟、数字电路知识，解决电子线路中常见实际问题的能力，使学生积累实际电子制作经验，目的在于巩固基础、注重设计、培养技能、追求创新、走向实用。 b 设计要求：

总体要求：

1. 以电子技术基础的基本理论为指导，将设计实验分为基础型和系统型两个层次，基础型指基本单元电路设计与调试，系统型指若干个模拟、数字基本单元电路组成并完成特定功能的电子电路的设计、调试；

2. 熟悉常用电子仪器操作使用和测试方法；

3. 学习计算机软件辅助电路设计方法，能熟练应用电子线路CAD 进行电路设计和印刷电路板的设计制作；

4. 学习电子系统电路的安装调试技术；

5. 拓展电子电路的应用领域，能设计、制作出满足一定性能指标或特定功能的电子电路设计任务。

本设计具体要求：

1、能显示23h59m59s ，归0后重新开始； 2、具有校时、校分、校秒功能； 3、具有整点报时功能；

1.2 设计原理

数字钟实际上是一个对标准频率（1HZ ）进行计数的计数电路。数字电子钟主要分为数码显示器，60进制和24进制计数器，频率振荡器和校时报时这几个部分。60进制可能由10进制和6进制的计数器串联而成，而小时的24进制可以采用74LS160N 计数端触发实现。频率振荡器可以由555定时器产生脉冲并分频为1Hz 。 1.3 设计框图

方案一：

图1数字钟原理图框

方案二：

数字钟的组成框图如图1所示分别由显示电路，译码电路，计数器，校时电路，校分电路，和脉冲产生电路。

图2总体框图

由上图可以看出，振荡器产生的信号经过分频器作为产生秒脉冲，秒脉冲送入计数器，计数结果经过“时”、“分”、“秒”，译码器，显示器显示时间。其中晶体振荡器和分频器组成标准秒脉冲信号发生器，由不同进制的计数器，译码器和显示电路组成计时系统。秒信号送入计数器进行计数，把累计的结果以“时”，“分”, “秒”的数字显示出来。 综合上述选择方案一实施。

2系统总体方案及硬件设计

2.1总体方案

用六片74LS160N 实现计时功能。时钟为24小时制，用两片74LS160N ，分钟和秒钟皆为60进制，各用两片74LS160N 。脉冲波用555定时器和RC 组成的振荡电路产生，并用三片7490N 分频成1HZ 稳定脉冲波。校时功能通过控制时钟、分钟、秒钟的置数端，当其掷到脉冲波输出端时，计时电路随脉冲波变化而变化，从而达到校时功能。将59分55秒反馈信号接到蜂鸣器，可实现整点报时功能。 2.2总体电路图

图2总体电路图

2.3所选元件介绍

显示管6个，74160N 六片，74HC10N 三片，74S04N 两片，555多谐振荡器一片，74HC09N 五个，7490N 三片，蜂鸣器一个，SPDT 两个，5.0K Ω和68.0K Ω电阻器各一个，电位器一个，10nF 和10nF 电容各一个，导线若干。

3 各模块设计

3.1数字钟 a.24进制计数器

如图所示，时计数器电路由U1和U2两部分组成。当时个位U2计数为4，U1计数为2时，两片74LS160N 复零，再接一片7410N 从而构成24进制计数.

图3时计数器原理图

b. 六十进制计数器

如图所示，分计数电路由U3和U4组成。当时十位U3计数器为5，U4计数为9，两片74160N ，再加上一片74HC21N ，从而构成60进制计数。

如下页图所示，秒计数器由U5和U6组成。当十位U5计数器为5，U6计数为9，两片74160N ，再加上一片7420N ，从而构成60进制计数。

两片计数器采用同一个CLK 脉冲触发信号，为了使电路稳定，将两片计数器的A 、B 、C 、D 四个输入端都接地，保持低电平。左边的74160N 是十位显示的计数器，所以由右边产生的进位输出信号经过RCO （15号端口）端口接入左边计数器的ENP/ENT（7和10号端口）端，从而可以成功的完成60进制计数功能。

图4分计数器原理图

图5秒计数原理图

数字钟系统的组成是利用上面的六十进制和二十四进制递增计数器子电路构成

图6数字钟电路图

3.2 校时电路

数字钟应具有校时、校分、校秒功能，应截断分个位和时个位的直接计数通

路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。校正信号可直接取值信号发生器产生的信号，输出端则与分或时个位计时输入端相连。当开关打到一端时，正常输入信号可以顺利通过，故校时电路处于正常计时状态；当开关打到另一端时，信号产生校正电路处于校时状态。如图7所示，当开关拨到上面时电路正常工作，当开关拨到下面时，电路处于校时状态。

图7校时电路

3.3 报时电路

电路可在整点前5秒开始报时，即在59分55秒到59分59秒期间时，报时电路控制信号。当时间处在59分55秒到59分59秒期间时，分十位. 分个位和秒十位保持不变，分别为5 9和5，因此可将计数器十位的Qc 和Qa ，个位的Qd 和 Qa 及秒计数器十位的Qc 和Qa 相与，从而产生报时控制信号。电路图如下图所示。

图8整点报时电路

3.4秒脉冲产生器 （1）1KHz 振荡器

本次课程设计用的振荡器由555定时器组成。利用555多谐振荡器，优点：555定时器内部的比较其灵敏度比较高，而且采用差分电路形式，它的振荡频率

受电源电压和温度影响很小。缺点：要精确输出1Hz 脉冲，对电容和电阻的数值精度要求很高，所以输出脉冲不够准确也不够稳定, 所以我们选择用555定时器构成1kHz 的自激震荡器，再利用分频电路进行分频成1Hz 脉冲。

下图3.2中是由555定时器构成的1KHz 的自激振荡器。 原理：直接用NE555定时器产生1kHz 的脉冲，由计算公式T=T1+T2=(R1+R2)Cln2可知通过改变R 和C 的参数即可改变振荡频率，如果R1=15k,R2=68k,c=10nf，555定时器就可产生1kHz 的脉冲。

图9 555定时器产生1KHz 电路图

（2）分频电路

三个用十进制计数器7490N 串联而成的分频器，分频原理是在7490N 的输出

端子中，从低位输入10个脉冲才从高位输出1个脉冲，这样一片7490N 就可以起分频作用，三个7490N 串联就构成了千分频电路，输出的便是1Hz 的信号，从而可以实现秒脉冲的产生。

图10 分频电路图

4 仿真

下图为数字时钟仿真图，此刻仿真的时间为23时59分59秒。

图11数字钟仿真图

5 课程设计体会

通过这次对数字钟的设计与制作，让我了解了设计电路的程序，

也让我了解

了关于数字钟的原理与设计理念，要设计一个电路总要先用仿真仿真成功之后才实际接线的。但是最后的成品却不一定与仿真时完全一样，因为，再实际接线中有着各种各样的条件制约着。而且，在仿真中无法成功的电路接法，在实际中因为芯片本身的特性而能够成功。所以，在设计时应考虑两者的差异，从中找出最适合的设计方法。

通过这次学习，让我对各种电路都有了大概的了解，所以说，坐而言不如立而行，对于这些电路还是应该自己动手实际操作才会有深刻理解。本次实验是基础软件的基础上做的，通过本次实验我也比较全面的了解了软件的使用。

我希望老师在我们动手制作之前应先告诉我们一些关于所做电路的资料、原理，以及如何检测电路的方法，因为我们对软件很陌生，所以希望老师再做设计之前能给我们系统的讲解一下的使用方法，这样会有助于我们进一步的进入状况，完成设计，能保证一定的效率，如果我对有了比较全面的了解，就不会浪费那么多时间去找器件，这样我们就能有充足的时间去弄清楚数字钟的设计原理，以便更好的做好数字时钟。

由震荡器、秒计数器、分计数器、时计数器、BCD-七段显示译码/驱动器、LED 七段显示数码管设计了数字时钟电路，经过仿真得出较理想的结果，说明电路图及思路是正确的，可以实现所要求的基本功能：计时、显示精确到秒、时分秒校时。

参考文献

阎石. 数字电子技术基础 （第五版）. 北京：高等教育出版社

·成绩评定·

指导教师评语：

课程设计成绩评定