集成电路版图设计报

集成电路版图设计实验报告

班 级：微电1302班

学 号：姓 名： 李 粒

完成日期：

一、 实验目的

使用EDA 工具cadence schematic editor,并进行电路设计与分析，为将来进行课程设计、毕业设计做准备，也为以后从事集成电路设计行业打下基础。

二、 实验内容

学习使用EDA 工具cadence schematic editor ，并进行CMOS 反相器、与非门电路的设计与分析，切对反相器和与非门进行版图设计并进行DRC 验证。

三、 实验步骤

（一）、cadence schematic editor的使用

1、在terminal 窗口→cd work//work指自己工作的目录

→icfb&

2、出现CIW 窗口，点击在CIW 视窗上面的工具列Tools →Library Manager

3、建立新的Library

①点击LM 视窗上面的工具列File →New →Library

②产生New Library窗口（在name 栏填上Library 名称，点击OK ） ③建立以0.6um.tf 为technology file的new library“hwl ”

4、建立Cell view

点击LW 视窗的File →New →Cell view,按Ok 之后，即可建立schematic View 点击schematic 视窗上面的指令集Add →Instance, 出现Add

Instance 窗，再点击Add Instance 视窗Browser ，选择analoglib 中常用元件

①选完所选元件后，利用narrow wire将线路连接起来。

②加pin. 给pin name且要指示input output inout，若有做layout 层的话，要表示相同。

③点击nmos →q, 标明model name，width ，length 同理for pmos.

④最后Design →check and save .若有error 则schematic View有闪动。此时可用check →find maker 来看error 的原因。

（二）、由schematic 产生symbol （以反相器为例）

1、打开schematic View

2、点击schematic 视窗上面指令集的Design →create cellview →from

cellview 。（填上库名、单元名、以及 PIN 名）

3、，按q 键出现属性窗口，根据电路的特性

改成相应的名字

(三)Cadence Layout Editor的使用

建立layout view

在LM 视窗的File →New →Cell view ，在tool 一栏选择Virtuoso ，输入

相应的名称，然后按OK 即可建立Layout view。完成建立后弹出layout

view 视窗。

2、 版图绘制

① 在LSW 中，点击active （dg ），注意这时LSW 顶部显示active 字样，说明active 层为当前所选层次。然后点击icon menu中的rectangle icon，在vituoso editing窗口中画一个宽为3.6u ，长为6u 的矩形。这里我们为了定标，必须得用到标尺。点击misc/ruler即可得到。

② 画出栅，在LSW 中，点击poly （dg ），画矩形。poly 超出active 区最少0.6um ，active 区左右包含poly 区最少1.5um 。

③ 为了表明我们画的是pmos 管，我们必须在刚才图形的基础上添加一个pselect 层，这一层将覆盖整个有源区0.6u 。接着，我们还要在整个管子外围画上nwell ，它覆盖有源区1.8u 。

④ pmos 的衬底（nwell ）必须连接到vdd 。首先，画一个1.2u 乘1.2u 的active 矩形；然后在这个矩形的边上包围一层nselect 层（覆盖active0。6u ）。最后将nwell 的矩形拉长，完成。

⑤ 这样一个pmos 的版图就大致完成了。接着我们要给这个管子布线。

pmos 管必须连接到输入信号源和电源上，因此我们必须在原图基础上布金属线。

1． 首先我们要完成有源区（源区和漏区）的连接。在源区和漏区上用contact （dg ）层分别画三个矩形，尺寸为0.6乘0.6。注意：contact 间距为1.5u 。

2． 用metal1（dg ）层画两个矩形，他们分别覆盖源区和漏区上的contact ，覆盖长度为0.3u 。

3． 为完成衬底连接，我们必须在衬底的有源区中间添加一个contact 。这个contact 每边都被active 覆盖0.3u 。

4． 画用于电源的金属连线，宽度为3u 。将其放置在pmos 版图的最上方。 ⑥ 绘制nmos 管的步骤同pmos 管基本相同（新建一个名为nmos 的cell ）。无非是某些参数变化一下。

⑦ 完整非门的绘制及绘制输入、输出

新建一个cell （inv ）。将上面完成的两个版图拷贝到其中，并以多晶硅为基准将两图对齐。然后，我们可以将任意一个版图的多晶硅延长和另外一个的多晶硅相交。

输入：为了与外部电路连接，我们需要用到metal2。但poly 和metal2不能直接相连，因此我们必须得借助metal1完成连接。具体步骤是：

a ． 在两mos 管之间画一个0.6乘0.6的contact

b ． 在这个contact 上覆盖poly ，过覆盖0.3u

c ． 在这个contact 的左边画一个0.6乘0.6的via ，然后在其上覆盖metal2（dg ），过覆盖0.3u

d. 用metal1连接via 和contact ，过覆盖为0.3u

输出：先将两版图右边的metal1连起来（任意延长一个的metal1，与另一个相交）。然后在其上放置一个via ，接着在via 上放置metal2。 1、

⑧ DRC 检查，点击Layout 视窗上面的指令Verify DRC ，出现DRC 视窗，按OK 后开始跑DRC ，若有错误，CIW 对话框会显示出错误并且在Layout 视窗也会有marker 闪耀。根据提示信息改正错误，直到DRC 验证通过。

四、实验结果

1、反相器

图1、反相器电路原理图

图2、反相器仿真波形图

图3、反相器版图

图4、反相器直流分析波形

2、三端与非门

图1、与非门电路原理图

图2、与非门仿真波形图

图3、与非门版图

3、触发器

图1、触发器电路原理图

图2、触发器仿真波形图

图3、触发器版图

4、加法器

图1、加法器电路原理图

图2、加法器仿真波形

五、版图设计方法、技巧总结

关于版图设计其敏感线，至少要做到的是其走线过程中尽量没有其他走线和他交叉。因为走线上的信号必然会带来噪音，交错纠缠的走线会影响敏感线的信号。

对于要求比较高的敏感线，则需要做屏蔽。具体方法是，在它的上下左右都连金属线这些线接地。

元器件摆放好之后，对比原电路图和版图，观察有无可以合并的有源区，可以合并的尽量合并，这样就可以减少金属线的连接，也有助于简化版图。合并之后对版图各器件进行标注，便于分辨。以触发器为例，由可以把所有的pmons 放在一排，nmos 放在一排，尽量把相同的有源区合并，所有接地的用金属线接在一起成为一个接地的，电源线同理。由于是先学习版图设计的基础，则大的版图中需要的设计规则如局部设计和对称性等则要求不高。

当然画版图之前就应考虑给金属线留的空间，栅与接触空之间的距离，尽量保持不浪费的原则，做到既满足版图所要求工艺的要求又设计出完整的版图，布完线以后观察版图，检查有无可以再次进行合并的区域，如果觉得可以合并，对照电路原理图没有问题的话则可进一步进行合并，

以减小版图的大小和布线的复

杂度。如无法再进行合并，则执行DRC 检查，并对照工艺设计规则进行改错，直到通过DRC 检查。

完成DRC 检查之后，再执行LVS 检查，使设计的版图与其电路原理图保持一致。根据LVS 检查报告修改版图，直到通过LVS 检查。至此，版图的初步设计已经完成。该版图已经初步满足电气规则以及电路原理图的要求。但并不意味着这就是最后的结果，还应当考虑日后使用该版图时，与外界连接接口问题等，则需要对版图进行再次修改，在此不进行赘述。

六、心得体会

通过此次课程设计，我对Linux 操作系统有了初步的认识，并掌握了Linux 常用的命令，为将来在集成电路设计中更好的使用EDA 软件打下了基础。通过对Cadence 的电路原理编辑器和版图编辑器，我初步的了解了电路设计与分析，版图设计的大致过程；并通过自行动手实践，结合老师的讲解，设计出了自己的第一块版图，这让我对微电子这门学科有了更深一层的认识和理解。更对设计这个方向有了兴趣，版图设计对设计者能力要求很高，首先遵循的规则就很多，且在遵循的规则下设计出性能优秀的芯片，且也满足公司的利益，要求设计者对电路原理图有深刻的了解，以致在版图设计时能在设计之初有一个明确的设计理念。之后再对版图进行修改。

微电子行业一直是现代科技发展的中流砥柱，而我们学微电子的也注定是需要对现代先进科技要比常人了解。

微电子更注重于创新。对此，我也将在以后的专业课学习中，理解掌握好基础知识，并在其基础上动手实践，不断思考不断创新，做到学为所用，学以致用。