四位抢答器
四位抢答器
目录
一、电路设计内容及要求............................................................................................................... 3 二、电路整体框图及原理............................................................................................................... 4
2.1抢答部分电路.................................................................................................................... 5 2.2、锁存电路 ........................................................................................................................ 6 2.3 定时电路 .......................................................................................................................... 6 三、问题及解决 .............................................................................................................................. 8 四、心得体会 .................................................................................................................................. 9
摘要
现今,形式多样,功能完备的抢答器已广泛应用于电视台,商业机构,学校,企事业单位及社会团体组织中,它为各种比赛增添了刺激性,娱乐性,在一定程度上丰富了人们的业余生活。在现实生活中抢答器是一种具有优先输出的电子电路。它的基本功能是,在四组参赛的情况下,首先抢答者发出抢答信号,此时其他参赛组的抢答电路即失去控制作用。在优先抢答者解除抢答信号后,电路才自动恢复到各组又可均等抢答的状态中。本文介绍了一种用74系列常用集成电路设计的高分辨率的四路抢答器。该抢答器为全数字集成电路设计,具有分组数高,分辨率高等优点。该抢答器除了具有最基本的抢答功能外,还具有优先能力,计数功能及定时功能。主持人通过控制开关使抢答器达到计时,定位的功能。
概述
抢答器是一种具有优先输出的电子电路。它的基本功能是,在四组参赛的情况下,首先抢答者发出抢答信号,此时其他参赛组的抢答电路即失去控制作用。在优先抢答者解除抢答信号后,电路才自动恢复到各组又可均等抢答的状态中。
一、电路设计内容及要求
1、设计一个可供4人进行的抢答器。
2、主持人设置一个控制开关,用来控制系统的清零和抢答。 3、抢答开始后,如果有选手抢答按钮,编号立即锁存,并在数
码管上显示选手的编号,同时封锁输入电路,禁止其他选手抢答,先抢答的选手编号一直保持到主持人将系统清零为止。 4、抢答器具有定时抢答功能,本抢答器的时间设定为9秒,当主持人启动“开始”开关后,定时器开始减计。 5、设定的抢答时间内,选手可以抢答,这时定时器开始工作,
显示器上显示选手的号码和抢答时间。并保持到主持人按复位键。
二、电路整体框图及原理
2.1抢答部分电路
该电路完成的功能:一是分辨出选手按键的先后,并锁存优先抢答者的编号,同时译码显示电路显示编号;
当主持人按下总控制按钮,选手开始抢答,倒计时间为9秒以内,当任意选手按下(K1、K2、K3、K4)时,电路将自动优先锁定,其他选手将无法继续抢答。
2.2、锁存电路
电路路中应用了74LS160十进制计数器,锁存器集成电路选用了74LS273、
74LS160的计数是同步的,靠CP同时加在四个触发器上实现。 当任意选手按下开关时为高电平,74ls04取反没按下开关时为高电平,END允许端、D0-D4预置端口同时作用,CP无脉冲。当一个按钮按下时,有一高电平4072或门当做锁存器74LS273的CP信号。
74ls273
带有清除端的8D触发器,只有在清除端保持
高电平时,才具有锁存功能,锁存控制端为11脚CP采用上升沿锁存。
1脚是复位CLR,低电平有效,当1脚时低电平时输出脚2、5、6、9、12、15、16、19全部输出0即全部复位; 当1脚为高电平时,11(CP)脚是锁存控制端,并且是上升沿触发锁存,当11脚有一个上升沿立即锁存输入端3、4、7、8、13、14
、17、18的电平状态,并且立即呈现在输出脚Q上; CP(CLK)端,上升沿触发,即当CP从低到高
电平时,D0-D7的数据通过芯片,为0时将数据锁存,D0-D7不变:
D0-D7:数据输入端 Q0-Q7:数据输出端
正脉冲触发、低电平清除
2.3 定时电路
74LS190的预置是异步的。当置入控制端(LD)为低电平时,不管时钟CP的状态如何,输出端(Q1-Q3)即可预置成与数据输入端(D0-D3)相一致的状态。
74ls160的Q输出端和与或门相连接,没按下按钮时通过与非门屏蔽74ls的CP信号,清零。
190的计数时同步的,靠CP加在4个触发器
上而实现。当计数控制端(CT)为低电平时,在CP
上升沿作用下Q0-Q3同时变化,从而消除了异步计
数器中出现的计数尖峰。当计数方式控制(U/D0)为低电平时进行加计数,当计数方式控制(U/D)
为高电平时进行减计数。只有在CP为高电平时CT和U/D才可以跳变;
190有超前进位功能。当计数溢出时,进位错位输出端(CO/BO)输出一个低电平脉冲。利用RC端。可级联成N位同步计数器。当采用并行CP控制时,则将RC接到后一级CT:当采用CT控制时则将RC接到后一级CP.
引出端符号
三、问题及解决
最初在设计计数电路过程中遇到了问题,当任意选手按下按钮时选手编号虽然锁定,但是计数器显示不清零还在继续计时最后在大家的探讨下通过与非门给予CP上升沿一低电平从而实现计数清零;
整个电路第一方案都用了SW轻触按钮,但在实现四路抢答过程中不够人性化,当选手按下按钮时按钮不能自动复位。经过大家的共同探讨最后采用了第二方案选用了自动复位按钮。
由总电路可以看到,本次课程设计的接线十分之多,因为在接线时要十分细心,如果不小心就会接错,都有可能让整个电路没有反应,所以每一步都必须要小心。设计之前最好能够先把电路划分清晰,就是尽量明显的把个各块独立的电路组成部分分开得明显些,这样就算接错了也可以大概检查各块输出就知道哪里出问题,减少检查的范围和数量,更省时省力。
仿真测试必须与实际相符,可以保证测试出来的是正确的结果,让设计更加顺利。不宜在此工作花费太多时间容易影响接下来的设计.
四、心得体会
通过这次的课程设计,让我看到了自己知识掌握的的程度,发现基础薄弱,但通过对此次课程设计加深了对相关知识的理解,对相关器件的实际使用有了更深一步的认识。
在做电路设计之前,大量的前期工作是非常必要而且是值得花大量时间去做的,了解芯片的引脚和功能,然后是电路图的设计,在电脑上模仿以及修改,仿真,这是一个相当费时间的工作。但当正确的测试结果出来时,确实非常让人有成就感。
仿真时发现,实际电路中存在各种问题。这次课程设计能够胜利的完成,很大部分应该是需要耐心和细心,还有大家的集思广益。