频率合成技术及其应用

目 录

引言...........................................................3

1. 研究课题的发展史.............................................3

1.1 频率合成器的概述..........................................4

2 频率合成器的分类..............................................4

3 直接数字频率合成器............................................6

3.1直接数字频率合成器的原理....................................6

3.2直接数字频率合成器的特点...................................7

3.3 DDS的FPGA的实现...........................................7

4频率合成技术的特点分析........................................10

4.1 直接式频率合成器的缺点....................................11

4.2 频率合成器的主要技术指标..................................12

4.3谐波抑制和杂散抑制........................................12

4.4 长期与短期频率的稳定度...................................13

5 数字锁相频率合成组态.........................................13

5．1单环数字锁相频率合成器....................................13

5.2多环数字锁相频率合成器......................................14

6 数字锁相频率合成器部件的相位噪声分析.........................14

6.1 放大器的噪声..............................................15

6.2 振荡器的相位噪声.........................................15

7 频率合成技术的应用………………………………………………………..15

7.1实时模拟仿真的高精密信号.......................................................................15

7.2实现各种复杂方式的信号调制...................................................................16

7.3实现频率精调，作为理想的频率源............................................................16

7.4频率合成技术在通信电路中的应用...........................................................17

结 论........................................................18

参考文献.......................................................18

致 谢......................................................19

频率合成技术及其应用

学 生： 彭文学

指导老师 ： 纪海元

武汉工业学院工商学院电气信息工程系 湖北 武汉 430065

【内容摘要】本课题主要讲叙频率合成技术的发展，以及研究的意义和国内外的研究先状，本课题特别对直接数字频率合成技术做重点的分析与描叙。还对频率合成技术的特点进行系统分析。介绍了利用现场可编程逻辑门阵列FPGA实现直接数字频率合成（DDS）的原理、电路结构和优化方法。重点介绍了DDS技术在FPGA中的实现方法，给出了采用ALTERA公司的ACEX系列FPGA芯片EP1K30TC进行直接数字频率合成的VHDL源程序。以及直接数字频率合成的应用

【关键词】直接数字频率合成（DDS）；现场可编程逻辑门阵列（FPGA）；直接数字频率合成的应用

【Abstract】 This topic mainly says narrates the frequency synthesis technology development, as well as the research significance and the domestic and foreign research first the shape, this topic specially makes the key analysis to the direct digital frequency synthesis technology with to trace narrates. Also carries on the system analysis to the

frequency synthesis technology characteristic.Introduced realizes the direct digital frequency using scene programmable logical gate array FPGA to synthesize (DDS) the principle, the electric circuit structure and the optimized method. Introduced with emphasis the DDS technology in the FPGA realization method, gave has used ALTERA Corporation ACEX series FPGA chip EP1K30TC to carry on the direct digital frequency synthesis the VHDL source program. As well as direct digital frequency synthesis application

【Key Word】Direct digital frequency synthesis Scene programmable logical gate array Direct digital frequency synthesis

application

引言

频率合成器被人们喻为众多电子系统的“心脏”。它是从一个或多个参考频

率中产生多种频率的器件。它在信息通信方面得到了广泛的应用，并有新的发展。本文主要介绍新型数字化可编程频率合成器的原理、特点及其应用。

随着电子技术的发展，要求信号的频率越来越准确和越来越稳定，一般振荡

器已不能满足系统设计的要求。晶体振荡器的高准确度和高稳定度早已被人们认识，成为各种电子系统的必选部件。但是晶体振荡器的频率变化范围很小，其频率值不高，很难满足通信.雷达.测控.仪器仪表等电子系统的需求，在这些应用领域，往往需要在一个频率范围内提供一系列高准确和高稳定度的频率源，这就需要应用频率合成技术来满足这一要求。

。在空间通信、雷达测量、遥测遥控、射电天文、无线电定位、卫星导航和数字通信等先进的电子系统中都需要有一个频率高度稳定的频率合成器。

电子干扰使雷达、通信面临着新的挑战。

通信在电子战中跳频体制成为一种重要的军事通信手段。跳频通信系统必须装备与跳频速度相适应的频率合成器。

一个性能优良的频率合成器应同时具备输出相位噪声低、频率捷变速度快、输出频率范围宽和捷变频率点数多等特点。

一. 频率合成技术发展史

频率合成理论大约是在30年代中期提出来。

最初产生并进入实际应用的是直接频率合成技术。

六十年代末七十年代初，相位反馈控制理论和模拟锁相技术的在频率合成领域里的应用，引发了频率合成技术发展史上的一次革命，相干间接合成理论就是这场革命的直接产物。随后数字化的锁相环路部件如数字鉴相器、数字可编程分频器等的出现及其在锁相频率合成技术中的应用标志着数字锁相频率合成技术得

以形成。由于不断吸引和利用如吞脉冲计数器、小数分频器、多模分频器等数字技术发展的新成果，数字锁相频率合成技术已日益成熟。

直接数字频率合成(DDS)的出现导致了频率合成领域的第二次革命。七十年代初，Tierney等人发表了关于直接数字频率合成的研究成果，第一次提出了DDS的概念。由于直接数字频率合成器(DDFS)具有相对带宽很宽、频率捷变速度很快、频率分辨率很高、输出相位连续、可输出宽带的正交信号、可编程和全数字化便于集成等优越性能，因此在短短的二十多年时间里得到了飞速的发展，DDS的应用也越来越广泛。

1.1 概述

1.1.1 频率合成的基本概念

频率合成(Frequeney Synthesis)是指以一个或数个参考频率为基准，在某一频段内，综合产生并输出多个工作频率点的过程。基于这个原理制成的频率源称为频率合成器(Frequeney Synthesizer)。，每次只输出一个频率，输出频率随频率变换系数的变化而改变的频率合成器，这种频率合成器被称为单输出相干频率合成器，实际应用最广，也是我们研究的主要对象。

频率合成器按频率综合方法可分为直接合成式(Direct Synthesizer)和间接

合成式(IndirectSynthesizer)；从输出信号间的相位关系可分为相干源和非相干源。本课题主要研究相干频率合成技术。

二.频率合成器的分类

频率合成器一般分为直接式、间接式和直接数字式三种基本类型。

2.1 直接式频率合成器

这是最早出现最先使用的一种频率合成器。它是由一个或多个晶体振荡器经过开关转换、分频、倍频、混频、滤波得到所需要的频率。虽然提出的时间早，最初的方案也显得十分落后，但由于直接模拟合成具有频率捷变速度快，相位噪声低的主要优点而使之在频率合成领域占有重要的地位。

图1 直接式频率合成器原理方框图

直接模拟频率合成器容易产生过多的杂散分量以及设备量大是其主要缺点。近年来随着声表面波(SAW)技术的发展，新型的SAW直接式频率合成器实现了较低的相位噪声、更多的跳频频道、快的频率捷变速度、小体积和中等价格。预计随着SAW技术的成熟，SAW直接频率合成技术将使直接模拟频率合成器再现辉煌。 SAW直接式频率合成器主要由SAW梳齿频率产生器、SAW滤波器以及高速转换开关、分频器、倍频器组成。目前国外已研制出SAW频率合成器。μ

2.2. 间接式频率合成器（IS）

间接式频率合成器又称为锁相频率合成器，也利用锁相环构成频率合成器。锁相频率合成器是目前应用最广的频率合成器，直接式频率合成器中所固有的哪些缺点，如体积庞大，成本高，输出端出现的寄生频率等，在应用锁相环路

的频率合成器中就大大减少了。基本的锁相频率器如下图所式：当锁相环锁定后，相位检波器两输入端的频率是相同的，

间接式频率合成器有模拟和数字两种，分别为模拟间接式频率合器和数字间接式频率合成器。

3. 数字锁相频率合成器

数字锁相频率合成器是以数字锁相环为基础构成的锁相频率合成器。应用数字鉴相器和可编程数字分频器是数字锁相频率合成器有别于模拟锁相频率合成器

的主要特征。其中VCO频率锁相到参考源的谐波频率上，谐波次数等于数字分频器的分频比。

可编程分频器

利用可编程分频器，使被合成的频率都有合适的分频比，可得到频率间隔相等的频率。除了鉴相是在参考频率及VCO的分谐波频率下完成外，这一锁相环的工作原理与模拟环路锁相振荡源的工作原理类似。用数字指令改变分频比以完成频率切换。具有鉴频功能的数字鉴相器输出与频率有关的误差电压经放大、滤波，使VCO的频率达到锁定。有些情况下，为了缩短频率切换时间，需要外加辅助扩捕电路。

由于使用了数字器件，数字锁相频率合成器的带内相位噪声受鉴频/鉴相器、数字分频器、参考源、环路放大器等多项累积噪声的限制，所以数字锁相频率合成器的相噪性能比模拟频率合成器的要差，一般被认为应用于对相噪要求不很高的场合。事实上，只要合理优化设计合成器方案，有效控制数字器件引入的噪声，数字锁相频率合成器的相位噪声完全可以做得很低。

三. 直接数字频率合成器（DDS）

3.1. DDS的原理

DDS由相位累加器、正弦查找表、D／A转换器和低通滤波器组成,其原理如图1所示。

图3 DDS原理图

图1中,fc为时钟频率,K为频率控制字,N为相位累加器的字长,m为ROM地

址线位数,n为ROM数据线宽度（一般也为D／A转换器的位数）,f0为输出频率。相位累加器由加法器和D触发器级联组成。在时钟脉冲fc的控制下,对输入频率控制字K进行累加,累加满量时产生溢出。相位累加器的输出对应于该时刻合成周期信号的相位,并且这个相位是周期性的,在0～2π范围内变化。相位累加器位数为N,最大输出为2N－1,对应于2π的相位,累加一次就输出一个相应的相位码,通过查表得到正弦信号的幅度,然后经D／A转换器转换为模拟信号,由低通

滤波器滤除杂散波和谐波以后,输出一个频率为f0的正弦波。输出频率f0由fc和K共同决定。当频率控制字为K时,相位累加器的增量步长为K,经过2N／K次累加,相位累加器满量溢出,完成一个周期动作,输出频率f0与时钟频率fc之间的关系满足f0=Kfc/2N ,从而,DDS的最小频率分辨率Δfmin可达Δfmin =f0/2N 。

图4 直接频率合成器系统框图

3.2 DDS的特点

DDS具有以下特点：

（1）频率分辨率高。DDS的频率分辨率在fc固定时,取决于相位累加器的位数N,只要N足够大,理论上就可以获得相应的分辨精度,这是传统方法难以实现的。

（2）频率变换速度快。在DDS中,一个频率的建立时间通常取决于滤波器的带宽。影响因素为相位累加器,ROM内的工艺结构,D／A转换器及其它信号处理过程中可能产生的时延。其中,信号处理的时延与时钟周期相关。由于DDS中不要相位反馈控制,频率建立及切换快,与频率分辨率、频谱纯度相互独立,明显优于PPL。

（3）DDS中相位改变是线性过程。数字相位累加器是优良的线性数字增值发生器。因此,DDS的相位误差主要依赖于时钟的相位特性,相位误差小。另

外,DDS的相位是连续变化的,形成的信号具有良好的频谱特性,这是传统的直接频率合成方法所无法实现的。

（4）输出频率范围宽。理论上,DDS输出的频率范围在0～fc／2,实际上,

考虑到低通滤波器的设计,为40％fc,而FPGA的时钟频率可达到100MHz,因此,

利用FPGA,可以实现输出频率范围很宽的正弦信号。

3.3 DDS的FPGA实现

FLEX10K是Altera公司1995年推出的产品系列,不仅在芯片上集成了1万

个门,还首次集成了嵌入式存储器块,可为用户提供多达3K×8位的片内RAM,以满足存储器密集型应用的需要。FLEX10K系列器件具有以下特点：高密度阵列嵌入式编程逻辑器件系列;0．5μmCMOSSRAM工艺制造;在线可编程;所有I／O端口有输入输出寄存器;快速有效地实现特大规模电路,包括存储器、DSP、专用算术逻辑、微处理器和微控制器等;专用进位链路,可实现快速加法器和计数器功能;专用级联链路,有效地实现高速多输入功能;内部三态总线,支持系统集成;支持

多时钟系统的低时滞要求;具有JTAG边界扫描测试内建电路;3．3V或5．0V工作模式;由Altera公司的MAXPLUSII开发系统提供软件支持。

我们采用FLEX10K器件设计的DDS如图5所示。

图2采用FLEX10K器件设计的DDS

图2中,输入端K1为频率控制字,决定了DDS的频率分辨率,K2为初相控制字,clk为系统时钟,en为使能引脚,reset为复位引脚,sindata为正弦离散序列。模块SUM8×8为8位字长的相位累加器,本质上就是一个累加器,它的VHDL语言实现的主要部分如下：

模块ADDER8×8为8位加法器,决定了合成正弦波的初始相位,模块ROM8×8为被调用的LPM_ROM元件,利用它可在FLEX10K器件的内部RAM中存放一张28×8位的正弦表,当然,也可存放其它形式波形,从而实现任意波形产生。

现在,令clk的周期为50ns、初相K2＝0、频率控制字K1分别为2、4,通过MAXPLUSII软

件进行仿真,得到图2中各数据的时序关系,如图3所示。仿真结果生成＊．tbl文件后,利用Matlab软件,将提取出来的数据绘制成的波形如图4所示。其中,

时间轴经过了归一化。图中的毛刺对应于仿真波形的暂态过程,真正输出到D／A转换器的是经过选通的稳态数据。

图3 DDS的仿真时序图

图4 DDS输出正弦序列

直接数字频率合成器(DDFS)由相位累加器，只读存贮器(ROM)，数模变换器(DAC)及平滑滤波器组成。在参考源时钟的控制下，相位累加器依据数字指令，产生以数字方式逼近的线性增加的相位函数。相位累加器的输出送到ROM的查询表中，把相位码转换为正弦波形的幅度码。ROM的输出送DAC，产生正弦形的阶梯波，最后经低通滤器平滑得到所需频率的波形。

DDFS的主要优点是相位连续的快速频率切换，极高的频率分辨率，小体积及

低成本。其主要缺点是工作频率有限，相噪及杂散相对高。

四 .频率合成技术的特点分析：

4.1直接频率合成器与模拟锁相合成器的优点与缺点：

4.1.1直接式频率合成器的优点：

输出信号有相干和非相干两种，可达到微秒级、亚微秒级的频率切换速度

是直接式合成技术的主要特色，这是间接合成方法所无法比拟的，此外，相位噪声可以做得低也是直接式合成技术的优点。

4.1.2直接式频率合成器的缺点：

电路结构复杂、体积大、成本较高、研制调试一般比较困难，由于采用了

大量的混频、滤波环节，直接模拟频率合成器都很难抑制因非线性效应而引入的杂波干扰，因而难以达到较高的杂波抑制度。

锁相频率合成器优缺点分析： 锁相频率合成器利用了相位反馈控制原理来稳频，在对频率切换速度要求不高，但对相位噪声、杂散抑制要求较高时，锁相频率合成有其特殊的优势。

4.1.3模拟锁相频率合成器的优点与缺点

模拟锁相频率合成器的优点是能获得较低的相噪，其缺点是模拟锁相的锁定不可靠，需要外加辅助频率捕获措施，输出频率点数少。

数字锁相频率合成器的优点是不需要外部辅助频率捕获，可用数字指令来选择输出频率，输出频率点数多，易于集成。其缺点是带内相位噪声不仅受限于参考源的相噪，也受数字鉴相器、数字分频器等数字器件相噪的限制。

由于间接式合成器结构简单，性能优越，因此锁相频率合成技术一提出就得到了非常迅速的发展，很快成为频率合成领域中最活跃的一个技术主流。

直接数字频率合成器优缺点分析：

(1) 频率切换速度快；

(2) 极高的频率分辨率；

(3) 频率切换时保持相位的连续性；

(4) 相对带宽很宽；

(5) 全数字化实现便于单片集成。

主要缺点是工作频率受到限制，相噪及杂散相对较高。

4.2 频率合成器的主要技术指标

频率合成器设计方案的选择取决于系统对频率合成器技术指标的要求。当技术指标确定后，即可根据要求优化频率合成器方案。技术指标基本上决定了频率合成器的成本、体积、重量以及技术实现的难易程度。

(1) 工作频率和频率范围

工作频率就是在特定的工作条件下，频率合成器所产生的稳定载频的标称频率值。通常用实际测量的估计值表示。

频率范围是指频率合成器在满足规定的技术条件下的最高工作频率与最低工

作频率之差。

也常用相对带宽表示。即式中fH，fL分别为频率源的最高和最低工作频率。

频率范围是选择频率合成器方案的重要因素之一。

(2) 频率间隔和跳频点数

频率合成器相邻两个工作频率之差的绝对值称为跳频间隔，也称频率分辨率。通常用最大频率间隔和最小频率间隔表示。

频率合成器满足指标要求的工作频率点数称为跳频点数，也称通道数。

(3) 频率转换时间(Frequency Switching Time) 从发出频率转换指令开始，到频率转换完毕，并进入允许的相位误差范围所需要的时间称为频率转换时间。对于变容管调谐的电压控制振荡器来说其转换时间在ns量级。直接式频率合成器的转换速度取决于各部分电路的响应时间，一般放大、混频、倍频、分频电路和速度是很快的，主要限制来自电路中的滤波器以及控制电路的响应时间。总之，直接式频率合成器的频率转换时间容易达到1～2微秒。

锁相环频率合成器的速度主要受限于环路本身.其环路带宽有限，通常在

100～200KHz以下，因此切换时间在几十微秒甚至几百微秒。雷达和电子对抗用的频率合成器频率间隔较大，至少几兆赫，因此允许环路带宽比其它用途的锁相环(几KHz)大得多，但实际电路设计受到器件参数的限制，环路带宽不可能非常大。其频率转换时间一般不小于10微秒。

4.3 谐波抑制和杂散抑制

所谓谐波，是指与输出信号有相干关系的信号。在频谱上反映为信号频率f0的整数陪nf0频率处的单根谱线(n=2,3,4,„„)谐波功率与载波功率之比称为谐波抑制。

杂散系指和输出信号没有谐波关系的一些无用谱。在频谱上可能表现为若干对称边带，也可能表现为信号频率f0谱线旁存在的非谐波关系的离散单根谱线。这些谱线的幅度一般都高于噪声。杂散抑制就是指与载波频率成非谐波关系的离散频谱功率与载波功率之比。

频率源中的谐波和杂散主要由频率源中的非线性元件产生，也有机内机外干扰信号的影响。另外，当频率源的电源质量较差时，电源纹波也会在频率源输出信号中引起杂波，它们常以离散的单根谱线出现在距载频50Hz,100Hz,200Hz等处。 直接式频率合成器的杂散输出比较多，某些分量可能较大。相比之下，锁相环频率合成器，由于锁相环路的抑制作用，它的杂散成份比较少，一般容易达到-60dBc的杂散抑制。

4.4 长期频率稳定度

频率合成器在规定的外界条件下，在一定时间(年，月，日，时)内工作频率的相对变化，称为长期频率稳定度。

频率合成器的长期频率稳定度与它所选用的参考标准源的长期频率稳定度相同。对频率合成器的长期频率稳定度的要求与应用场合有关。一般来说，独立工作的雷达系统对频率合成器的长期频率稳定度没有特殊要求。在无线电导航、定位系统中对长期稳定度有高的要求，如GPS接收机要求本振的长期频率稳定度要达到10-9/天的数量级。

4.5 短期频率稳定度

短期频率稳定度是频率合成器的主要质量指标，通常所说的短期频率稳定度主要指各种随机噪声造成的瞬时频率或相位起伏，即相位噪声。

相位噪声是频率合成器的一项主要质量指标，它表征合成器输出频率的短期频率稳定度。频率合成器的相位噪声直接影响多种系统的性能指标。

例如雷达中的多普勒测速雷达利用多普勒频移得到速度数据，动目标显示雷达利用多普勒效应在时域上从背景中提取动目标信息，脉冲多普勒利用多普勒效应在频域上滤除地物和气象杂波，提取动目标信息等，都要求发射激励源和接收本振源高度稳定。

随着各种通信方式和通信容量的飞速发展，有限的频率资源显得越来越紧张，采用相位路径的数字调制体制成为解决这一问题的主要技术途径。PSK体制对本振相噪有更高的要求。分析表明，在误码率一定时，PSK体制的比特率越高，要求本振的频率的稳定度也越高。因此通信系统频率合成器的相位噪声也是影响系统性能的关键因素。

五．数字锁相频率合成器组态

5.1. 单环数字锁相频率合成器

单环数字锁相频率合成器的工作频率主要受限于可编程分频器的最高分频频率。

提高单环锁相频率合成器的工作频率，一是在VCO与可编程分频器之间增加固定分频比的分频器，如除8分频器UPG506B，将6～14GHZ的VCO频率分频到0.75～

1.75GHz；二是在VCO输出fout之后加倍频器；这两种方法带来的后果是合成器输出的频率步进增大了。

频率合成器的输出带宽一般受限于VCO，VCO输出20％的相对带宽是容易达到的，最宽的可输出超倍频程带宽。宽带VCO带来了输出频带的好处，同时也使压控灵敏度增大，导致输出相位噪声变差，频带每增加一倍，相位噪声恶化20lg2＝6dB。

单环合成器输出的频率步进等于fPD, fPD一般不能取得太小，通常不小于1KHz，鉴相频率太低，对fPD的滤波会使环路滤波器的带宽变得很窄，从而使锁相环路的捕捉带很窄，锁定时间变长，甚至长到不能容忍的地步。解决这个问题的一个办法是用多环路频率合成器。

锁相频率合成器的相位噪声与环路各部件的相噪都有关，总的相噪可以根据各部件的相噪及环路参数估算，一般单环合成器环路分频比较大时，输出相位噪声较大。相位噪声与频率步进需要折衷考虑，在追求低相噪指标时，提高fPD和减小N是有利的。

数字锁相频率合成器在不外加快捕电路，只依靠环路本身进行捕捉时，加大环路带宽、提高fPD可以缩短捕捉时间，但一般不小于30μs。若有更高的频率转换速度要求，则需要增加快捕电路，或者考虑使用直接式频率合成方案。

锁相频率合成器的杂散由于环路的抑制作用，一般容易达到-60dBc以下的电平。

单环锁相频率合成具有结构简单的特点，在工作频率、相位噪声、频率分辨率和频率转换时间等几项指标没有特殊要求时，电路调试亦较容易，因此在数字通信、移动通信中广泛采用单环数字锁相频率合成器的作为本振。

5.2. 多环锁相频率合成器

单环锁相频率合成器的相位噪声和频率分辨率是一对矛盾的指标，需要同时兼顾时，多环锁相频率合成是解决该矛盾的一种方法。图7.2.6(NEC B1471A)是一个三环频率合成器，该频率合成器用于卫星地面站的本振中，要求信道间隔为25KHz的同时输出很低的相位噪声，显然，采用单环频率合成法满足不了使用要求。多环频率合成器的频率分辨率、相位噪声及杂散电平都可以做得比较好，这是以增加了系统的复杂度来获得的。

这里所指的复杂度是与单环合成方案相比而言的，因为对于同样的指标要求，与采用直接模拟频率合成技术的方案相比，多环频率合成便显得不复杂了。 通常情况下，若频率切换时间不构成主要考虑的因素时，直接模拟频率合成便失去了优势。

同样，由于实际锁定的频率是(f0 - fc),分频比和鉴相器的噪声基底可以不再是限制输出相位噪声指标的主要因素，fout的相位噪声指标可以做得很好。 下变频数字锁相频率合成不仅解决了数字锁相环中数字分频的频率响应问题，提高了合成器的工作频率，而且在工作频率提高后，采用这种方案可获得较好的相位噪声指标，因此它是微波波段的低相噪频率合成常采用的一种方法

小数分频是一种使分频器的分频比随时间而变化，等效实现了小数分频值的方式。利用小数分频锁相环频率合成的优点是采用单环而不降低参考频率的前提下，提高了输出频率分辨率，解决了普通单环锁相频率合成器参考频率与频率分辨率之间的矛盾。由于提高了参考频率，所以能以扩展锁相环路带宽实现输出频率的高速转换。

小数分频锁相频率合成以单环结构，兼顾了合成器的低相位噪声、高频率分辨率和快速频率捷变指标，而且可以实现低功耗，因此广泛应用于移动通信中。 高的杂散是小数分频锁相频率合成中的主要问题，也是限制小数分频锁相频率合成应用的主要原因，采用补偿技术降低杂散电平是小数分频的关键技术。据报到，采用两级相位误差扩散电路的900MHz小数分频锁相频率合成器在50KHz频偏的杂散抑制，已达到了-83dBc。随着小数杂散问题的解决，小数分频频率合成器的应用将越来越广泛。

六.数字锁相频率合成器部件的相位噪声分析

在中、长波频率范围内，机外自然噪声很大，限制电子设备检测微弱信号能力的主要因素不是设备的内部噪声。随着短波的应用，又开辟了微波频段，这时，外部噪声急剧减小，机内噪声上升为限制电子设备检测微弱信号能力的主要因素。多年来，人们为提高系统灵敏度在降低机内热噪声方面做了大量工作。现在，热噪声已经降低到了一个很低的水平。热噪声的降低使相位噪声对系统的影响变得尤为突出了。

频率合成器输出信号的相位噪声，是其中各部件相位噪声的综合表现。在锁相频率合成器中，输出相位噪声是各部件噪声通过锁相环路总的结果。因此必须首先了解各电路中相位噪声产生的机理和特性，才能正确地分析、设计频率合成器。 在数字锁相频率合成器中，主要包括振荡器、放大器、倍频器、分频器、混频器、鉴相器等。

6.1放大器中的相位噪声

放大器相噪的第一个噪声源是晶体管内部和外部的电阻热噪声及内部的散弹

噪声。热噪声和散弹噪声是频谱均匀的白噪声。白噪声叠加在信号上，形成振幅起伏和相位起伏。

根据分析可知，白噪声叠加在信号上形成振幅起伏和相位起伏，且调幅和调相边带功率在统计基础上是相等的。

6.2. 振荡器中的相位噪声

振荡器中除了有上面分析的相位噪声外，由于自激振荡原理，噪声引起的相位调制还会转化为频率调制。其机理是，当信号相位变化后，为要满足相位平衡条件，信号的频率要跟着变化。

七 频率合成技术的应用

DDS问世之初，构成DDS元器件的速度的限制和数字化引起的噪声，两

个主要缺点阻碍了DDS的发展与实际应用。近几年超高速数字电路的发展以及对DDS的深入研究，DDS的最高工作频率以及噪声性能已接近并达到锁相频率合成器相当的水平。随着这种频率合成技术的发展，其已广泛应用于通讯、导航、雷达、遥控遥测、电子对抗以及现代化的仪器仪表工业等领域。

7. 1 实时模拟仿真的高精密信号

在DDS的波形存储器中存入正弦波形及方波、三角波、锯齿波等大量非正弦波形数据，然后通过手控或用计算机编程对这些数据进行控制，就可以任意改变输出信号的波形。利用DDS具有的快速频率转换、连续相位变换、精确的细调步进的特点，将其与简单电路相结合就构成精确模拟仿真各种信号的的最佳方式和手段。这是其它频率合成方法不能与之相比的。例如它可以模拟各种各样的神经脉冲之类的波形，重现由数字存储示波器（DSO）捕获的波形。

7.2 实现各种复杂方式的信号调制

DDS也是一种理想的调制器，因为合成信号的三个参量：频率、相位和幅度均可由数字信号精确控制，因此DDS可以通过预置相位累加器的初始值来精确地控制合成信号的相位，从而达到调制的目的。

现代通信技术中调制方式越来越多，BPSK，QPSK，MSK都需要对载波进行精确的相位控制。而DDS的合成信号的相位精度由相位累加器的位数决定。一个32位的相位累加器可产生43亿个离散的相位电平，而相位精度可控制在8×10－3度的范围内，因此，在转换频率时，只要通过预置相位累加器的初始值，即可精确地控制合成信号的相位，很容易实现各种数字调制方式。

7．3 实现频率精调，作为理想的频率源

DDS能有效地实现频率精调，它可以在许多锁相环（PLL）设计中代替多重环路。在一个PLL中保持适当的分频比关系，可以将DDS的高频率分辨率及快速转换时间特性与锁相环路的输出频率高、寄生噪声和杂波低的特点有机地结合起来，从而实现更为理想的DDS＋PLL混合式频率合成技术。 在频率粗调时用PLL来覆盖所需工作频段，选择适当的分频比可获得较高的相位噪声，而DDS被用来覆盖那些粗调增量，在其内实现频率精调。这种方案以其优越的相位稳定性和极低的颤噪效应满足了各种系统对频率源苛

刻的技术要求。这也是目前开发应用DDS技术最广泛的一种方法。采用这种方案组成的频率合成器已在很高的频率上得以实现。

当然，DDS的应用不仅限于这些，它还可用于核磁谐振频谱学及其成像、检测仪表等。随着DDS集成电路器件速度的飞速发展，它已成为一种可用于满足系统频率要求的重要而灵活的设计手段

7.4 频率合成技术在通信电路中的应用

直接数字频率合成器是现代频率合成的主要工具，它有频率分辨率高，频率转化快等众多优点。这种器件被广泛应用于众多领域。 在CORDIC算法中，对数据的操作只有移位和加/减，易于用硬件实现的。而且CORDIC算法也容易流水线实现，可以在计算系统中的高速进行。

图6是一个采MC145151 的单环本振电路。参考晶振频率f=2.048MHZ.因

RA0=1,R fA1=0,RA2=1.故R=2048.所以鉴相频率F=1KHZ,亦即频道间隔

F1=1KHZ. VCO的输出频率范围F0=5—5.5MHZ.

图6 采用MC145151—1的5—5.5MHZ的本振电路

下图7为一个用MC145151—1组成的UHF陆地移动电台频率合成器。采用单环混频环，参考晶振频率F=10.0417MHZ,因为RA0=0，RA1=1，RA2=1,故R=2410，所以鉴相频率F=4.1667KHZ。程序分频器在 收状态时，分频比N=2284—3484，当转到发状态，N值应加上865，即N=3140—4340.

图7 采用MC145151—1组成的UHF陆地移动电台频率合成器

与MC145151—1对应的是MC145151—1.它是一块由16位并行码编程的 双模CMOS.LSI单片锁相频率合成器，除程序分频器以外，与MC145151—1基本相同。MC145151—1是单模工作的，而MC145152—1是双模工作的。

4 结束语

DDS是现今一种重要的设计手段，高速集成电路的发展进一步改善了DDS的性能，它与传统技术相结合，组成的各种混合方案将频率源的性能提高到一个新的水平，因而未来的DDS不仅应用于传统上需要使用信号源的领域，而且必将开拓许多新的应用领域。

结论：现代通讯与电子技术的发展，对频率合成技术在多个性能方面提出了更高的要求，也使得频率合成技术朝着集成化。数字化。程控化，小型化，频率范围的宽带化，频率间隔的细微化，频率转化的高速化这样一个方向发展，这也必将使得频率合成技术在信号合成，仪器仪表，现代通信，软件无线电等领域得到更加广泛的应用 参考文献：

高频电子线路 曾兴雯 主编 高等教育出版社 2004年出版

通信电子线路 李棠之 等主编 电子工业出版社 2001年版

高频电子线路 张肃文 主编 高等教育出版社 2004年版

现代电子电路应用基础 王公望 西安电子科技大学 2005年版

马军山 光纤通信原理与技术. 北京：人民邮电出版社，2004年版

致 谢

本论文是在纪海元老师的悉心指导下完成的。在做毕业设计和撰写论文期间，始终得到了老师的谆谆教诲和无微不至的关怀，他严谨求实的治学态度，丰富渊博的知识涵养，严肃认真的工作作风和兢兢业业的敬业精神，使我终生受益。在论文的选题、系统方案设计、实验现象的分析与研究，他都倾注了大量的心血。在此，谨向导师纪海元老师致以诚挚的谢意，并表示衷心的感谢。

在这四年本科将要毕业之季我要特别感谢院领导及各位老师在学习期间给予我的帮助。

最后，并以此文献给所有关心与帮助过我的亲人们、老师们和朋友们！