频率合成技术综述
2011年第19期SCIENCE&TECHNOLOGYINFORMATION
○机械与电子○科技信息
频率合成技术综述
萧明光
（增城市职业技术学校广东
增城
511300）
【摘要】介绍各种频率合成技术，并详细分析了直接频率合成、间接频率合成、直接数字频率合成、混合频率合成等技术的优点与缺点。【关键词】频率合成；PPL；DDS
0引言
频率合成技术是电子对抗与电子系统实现高性能指标的关键，很多现代电子设备和系统的功能实现都直接依赖于所用频率合成器的性能，可以说频率合成器的性能好坏直接影响雷达、导航、通信、空间电子设备及仪器、仪表等现代设备的性能。现代通信系统越来越苛求于应用的频率综合技术，频率合成器作为电子系统的心脏，更是对电子系统性能起着决定性作用。低相位噪声、低杂散、高分辨率和高稳定度、捷变频已成为频率合成器发展的主要趋势。现代通信与电子系统的发展，对频率合成技术在多个性能方面提出了更高的要求，也使得频率合成技术朝着集成化、程控化、数字化、小型化、频率范围的宽带化、频率间隔的微细化、频率转换的高速化的方向发展。
1频率合成技术的指标
动控制系统就叫做锁相环路，简称锁相环。锁相环是一个系统跟踪另一个系统的装置，更精确的说就是一个系统中由振荡器产生的输出信号在频率和相位上与参考信号或输入信号同步。最简单的锁相环由鉴相器（PD）、环路滤波器（LF）和压控振荡器（VCO）组成，其基本框图如图1所示，其工作原理是：鉴相器把输入信号的相位与VCO输出信号的相位进行比较，输出与两个被比较信号的相位差成正比的误差电压加到环路滤波器上，经滤波器滤掉噪声和高频分量后再加到VCO上，控制VCO的频率变化，使输入信号与VCO信号之间的相位差逐渐减小，最后达到动态锁定。锁相环具有的优良特性，使其在调制解调、频率合成、载波通信等当面得到广泛的应用。锁相环是一个闭环的相位负反馈控制系统，它具有良好的窄带载波跟踪特性，作为一个窄带跟踪滤波器，可提取淹没在噪声之中的信号；用高稳定的参考振荡器锁定，可以提供一系列频率高稳定的频率源，可进行高精度的相位和频率测量等。
频率合成器的性能需要用一系列技术指标来衡量，下面是一些常用的技术指标：[1]
频率输出带宽：即频率合成器输出的最低频率和最高频率之间的变化范围。输出的带宽与频率合成器的种类有很大关系。
频率分辨率：频率源输出的两相邻频率点之间的间隔。不同用途的频率源对频率分辨率的要求相差很大。
频率切换时间：从发出频率切换的指令开始，到频率切换完成，并进入允许的相位误差范围所需要的时间。它与频率合成的方式紧密相关。
输出功率：指输出的频率信号的功率，一般用dBm表示。
相位噪声：指偏离某频率1Hz带宽内噪声功率谱密度与输出信号功率之比，记为dBc/Hz，是合成频率源重要的技术指标。它表现为时域中的零交叉随机起伏和频域中的频谱扩展。
杂散：在频率合成过程中产生的不需要的频率分量，又没有被充分的抑制掉，这些不需要的频率分量被称为杂散。一般用偏离输出频率多少频率上的频谱功率与载波功率之比表示，单位为dBc。它也是合成频率源的一项重要技术指标。杂散越小越好，一般要求-60dBc，优质的频率源杂散能达到优于-80dBc。
图1锁相环的基本框图
2．3DDS频率合成技术性
2频率合成技术的种类[2][3]
直接数字频率合成技术（DDS）采用全数字处理技术，用一个高稳定、高精度的参考时钟来产生频率和相位可调的输出信号。与其它频率合成方法相比较，它的主要优点是：采用全数字结构，易于实现遥控、优化；极高的频率分辨率，可达微赫兹量级；频率转换速度快，可达纳秒量级；频率捷变时相位连续。它的主要缺点是：一受限于器件的可用的最高时钟频率，致使合成频率不能太高，输出频带范围有限；二是输出杂散大，由于DDS采用全数字结构，不可避免地引入了杂散，频谱纯度不如PLL。虽然DDS技术的基本理论早在70年代就已经提出来了,但是由于硬件条件的限制,它在初期并没有得到很大的重视。最近几年,随着现代电子技术和大规模集成电路的发展，DDS技术得到了飞速的发展,并己成为最重要的频率合成技术。DDS技术虽然最初是作为频率合成技术提出的,但现在它也被广泛应用于任意波形发生器。
现在的频率合成方法主要以下有四种：（1）直接频率合成（2）间接频率合成
（3）直接数字频率合成DDS（DirectDigitalSynthesis）（4）混合频率合成2．1直接频率合成
实际上，最早的合成方法就是直接频率合成，它利用混频器、倍频器、分频器和带通滤波器完成对频率的算术运算，从而得到想要的频率。直接合成法能实现快速的频率变换、几乎任意高的频率分辨力、低相位噪声以及很高的输出频率。但是直接合成法要比其它频率合成使用更多的硬件设备，因而体积大、造价高，而且实现的电路复杂，难以调试。另外，直接合成法的一个致命缺点就是由于带通滤波器无法将混频器产生的无用频率分量滤除干净，因而在输出端会出现无用的寄生频率，即所谓的杂波。所以，直接合成法在实际中较少使用。2．2PPL锁相环频率合成技术[4]
锁相环PLL（PhaseLockedLoop）频率合成是间接频率合成，它具有工作频率高、输出频带宽、频谱质量好等优点，但是频率分辨率低，转换速率不高。
锁相就是自动完成相位同步，能够实现两个电信号相位同步的自
图2DDS原理框图
DDS的原理框图如图2所示，它包括相位累加器、波形存储器、数模转换器、低通滤波器（LPF）和参考时钟五部分。在参考时钟的控制下，相位累加器对频率控制字K进行线性叠加，得到的相位码对波形存储器寻址，使之输出相应的幅度码，经过数模转换器得到相对应的阶梯波，最后经过低通滤波器得到连续变化的所需频率的波形。相位累加器PA(PhaseAccumulator)在K位频率控制字FCW(FrequencyControlWord)的控制下,以参考时钟频率为采样频率,产生待合成信号的数字线性相位序列，将相位累加器的高n位作为地址码通过正弦查询表ROM变换,产生m位对应信号波形的数字序列,再由数模转换器DAC将其转化为阶梯模拟电压波形,最后由具有内插作用的低通滤波器LPF将其平滑为连续的正弦波形作为输出,这就是DDS的基本工作原理[5]。
2．4
混合频率合成技术
522
科技信息○机械与电子○
SCIENCE&TECHNOLOGYINFORMATION2011年第19期
正是由于锁相环PLL频率合成与直接数字频率合成有各自的优缺点，因此在实际的设计中，常常把二者结合起来，取长补短，相得益彰。在设计电路时经常要在带宽、频率精度、频率转换时间、相位噪声等要求中折衷考虑，因此，出现了多种将两种技术结合起来构成DDS与PLL混合技术实现频率合成的方案。DDS有输出步长小而又有较高相噪的优点，但同时又有杂散较多的缺点，而PLL在输出步长小时，相位噪声差，但它对杂散的抑制性能良好。所以DDS与PLL两种频率合成技术结合起来，是一种非常合理的频率合成解决方案。所以DDS+PLL频率合成已经成为目前使用最为广泛的频率合成技术之一。DDS+PLL频率合成主要有以下三种方式：[6][7]
（1）DDS激励锁相环PLL（2）PLL内嵌DDS
（3）DDS在PLL环内分频2.4.1DDS激励锁相环PLL
这方案的系统原理框图如图3所示：
出与PLL中的反馈分量相混频，然后作为鉴相器的参考输入，通过改变DDS的输出频率，从而改变鉴相器的鉴相频率，来达到控制系统输出频率的目的。VCO的输出滤波即为该组合方案的输出，其频率为：
fo=Nfr±fDDS
这方案的难点在于系统中的带通滤波器很难实现，因为同时考虑对谐波和杂散的抑制以及对混频器的匹配问题，而且混频器的隔离度有限，因此会给系统带来比较多的杂散分量，从而导致系统频谱纯度下降。在实际应用中，这方案的杂散抑制很难获得比较高的指标。2.4.3DDS在PLL环内分频方案
这方案的原理图如图5所示：
图5DDS在PLL环内分频
DDS在PLL环内分频方案，VCO输出一路作为DDS的参考时钟，再由DDS的频率输出反馈回鉴相器。VCO另一路直接滤波输出，其输
图3
DDS激励锁相环原理图
出频率为：
AA
fo=fc=2fDDS=2fr
KK
其中，K为频率控制字，A为DDS的位数。在DDS内环分频方案中，DDS作为一个小数分频器，提供小步进的可变分频比，因而可在锁
这方案是DDS+PLL频率合成技术中最基本最简单的一种方案。DDS输出信号作为锁相环的参考频率，通过MCU控制DDS输出频率来改变锁相环输出频率。该方案可以用较高的鉴相频率来提高锁相环的频率切换速度，同时利用DDS的高分辨率来保证频率间隔，而PLL的带通性可以很好的抑制DDS输出频谱中的部分杂散。需要注意的是，DDS激励PLL输出频率的步进间隔随着DDS的相位控制字N的不同而不同，因此步进间隔在整个输出频率范围内并不是恒定不变的。该方案的优势在于可以充分利用锁相环的窄带滤波性能，提高对带外杂散的抑制能力，降低杂散水平，同时也可采用高的鉴相频率(DDS输出频率)来提高PLL的频率转换速度，并利用DDS的高分辨率来保证小频率间隔。该方案中系统的调频时间由PLL决定，也就是环路带宽决定。要想获得比较高的调频速度，环路带宽必须足够宽；相反，要想获得好的相位噪声指标，环路带宽必须尽量的窄。这就是一对矛盾的指标，需要综合系统的指标来考虑。
这方案的优点是电路简单可靠，易于调试和实现。缺点是DDS的杂散和相位噪声在带内被恶化20×1g(N)dBc，其中N是锁相环分频器的分频次数，其频率分辨率由于PLL的倍频作用会降到DDS的频率分辨率的1/N。
2.4.2PLL内嵌DDS方案
这方案的原理图如图4所示：
相环的输出获得相对高的频率分辨率。其分辨率为：
A
△f=2fr
由上式可知，该方案的分辨率同时取决于DDS和fr，在K值较大时，fr可选取较大的值以获取较短的频率转换时间。
3结束语
频率合成技术目前应用非常广泛，而在现在繁多的设计方案中，要根据实际需要的指标和应用范围，合理的选择频率合成器的结构以及电路设计。目前各种具军用、民用频率合成器较多的采用了混合式频率合成结构，将两种频率合成技术结合在一起，取长补短，能达到单一合成技术难以达到的效果。科
【参考文献】
［1］张凤珍．频率合成器的研究[D]．北京：北京交通大学，2007：15-16.
［2］戴逸民,编著．频率合成与锁相技术．合肥：中国科学技术出版社，1995：1-
图4PLL内嵌DDS方案框图
3，15-26.
［3］范博，编著．射频电路原理与实用电路设计．北京：机械工业出版社，2006：252-254.
［4］王轶.基于DDS+PLL技术的高性能频率源研究与实现[D]．长沙：国防科学技术大学，2004：6-8.
［5］周砾丽．高分辨率低杂散频率合成器的研制[D]．成都：电子科技大学:6-8，12-20.
［6］杨建军.DDS+PLL组合系统及实例.北京：电讯技术，2001（1）:72-75．
［7］高泽溪，王诞燕.DDS+PLL技术与应用.北京：电子技术应用，1997(9)：39-41．
这方案把DDS内嵌于PLL环路中，具体来说就是采用DDS的输
［责任编辑：常鹏飞
］
（上接第525页）①焊枪喷嘴和电极是否接触在一起；②焊枪冷却水管中间的导线是否已经断掉；
(5)导弧着火后又马上熄灭，请确认：①点检焊枪中的钨电极、喷嘴是否异常；②试试降低着火气体流量能否变成着火稳定；③测试导弧电流是否在10A左右，如果不稳定即7PC或8PC电子基板故障；
(6)主弧着火不稳定，请确认：①点检焊枪内喷嘴、电极、定心磁石、密封件是否异常，是否有冷却水溢出；②焊接件连接电缆是否接触不良；③焊接电流值显示是否稳定，不稳定时可能1CT基板或9PC基板
故障；④焊接气体流量是否适当。
另外，焊接电源必须定期清扫。否则，会因电源内部基板吸上尘埃容易造成线路短路故障其中7PC、8PC、9PC、10PC基板故障率较高，需准备一定的备件，发生故障时可立即更换，保障生产。基板故障一般是由于表面有尘埃油迹造成，经清洗、干燥后一般都可恢复正常，所以为了保证电源的正常工作，保养工作非常重要。科
［责任编辑：张慧］
523