集电极开路门电路及三态门电路的实验

实验三 集电极开路门电路及三态门电路的研究

一、实验目的

1、熟悉集电极开路OC 门及三态TS 门的逻辑功能和使用方法 2、掌握三态门构成总线的特点及方法

3、掌握集电极负载电阻R L 对OC 门电路输出的影响

二、实验原理

集电极开路门和三态输出门电路是两种特殊TTL 门电路 （1） 集电极开路门 在数字系统中，有时需要将两个或两个以上集成逻辑门的输出端相连，从而实现输出相与（线与）的功能，这样在使用门电路组合各种逻辑电路时，可以很大程度地简化电路。由于推拉式输出结构的TTL 门电路不允许将不同逻辑门的输出端直接并接使用，为使TTL 门电路实现“线与”功能，常把电路中的输出级改为集电极开路结构，简称OC （Open Collector）结构。

本实验所用OC 门为四-2输入与非门74LS01，电路结构及引脚排列如图3.3.1所示。

从图

3.3.1可见，集电极开路门电路与推拉式输出结构的TTL 门电路区别在于：当输出三极管T 3管截止时，OC 门的输出端Y 处于高阻状态，而推拉式输出结构TTL 门的输出为高电平。所以，实际应用时，若希望T 3管截止时OC 门也能输出高电平，必须在输出端外接上拉电阻R L 到电源U CC 。电阻RL 和电源UCC 的数值选择必须保证OC 门输出的高、低电平符合后级电路的逻辑要求，同时T 3的灌电流负载不能过大，以免造成OC 门受损。

假设将n 个OC 门的输出端并联“线与”，负载是m 个TTL 与非门的输入端，为了保证OC 门的输出电平符合逻辑要求，OC 门外接上拉电阻R L 的数值应介于R Lmax 和R Lmin 所规定的范围之内。其中， 上拉电阻最大值：R

L max

U ' -U = n I oH +m I iH

上拉电阻最小值：

R L 值不能选得过大，否则OC 门的输出高电平可能小于U Omin ;R L 值也不可太小，否则OC

门输出低电平时的灌电流可能超过最大允许的负载电流I OLmax 。 式中，

U OH -------OC 门输出高电平 U OL --------OC 门输出低电平

U ' cc -------负载电阻R L 所接的外接电源电压 m---------接入电路的负载门输入个数

n--------“线与”输出的OC 门的个数

m --------负载门的个数

I iH -------负载门高电平输入电流 I iL --------负载门低电平输入电流

I OLmax ------OC 门导通时输出端允许的最大灌电流 I OH --------OC 门输出截止时的漏电流

OC 门电路应用的范围广泛，利用电路的“线与”特性，可以方便地实现某些特殊的逻辑功能，例如，把两个以上OC 结构的与非门“线与”可完成“与或非”的逻辑功能，实现电平的转换等任务。

（2） 三态输出门

'

三态输出门（简称三态门）的电路结构是在普通门电路的基础上附加控制电路构成的。图3.3.2（a ）为三态门电路的结构。

本实验采用的三态门74LS125三态输出四总线同相缓冲器，图3.3.2（b ）为74LS125的引脚排列图，表3.3.1为其功能表。

表3.3.1 三态门的功能表

从表3.3.1中可以看出，在三态使能端EN 的控制下，输出端Y 有三种可能出现的状态，高阻

态、关态（高电平）、开态（低电平）。当EN =“1”时，电路输出Y 呈现高阻状态，当EN =“0”时，实现Y=A的逻辑功能，即为低电平有效 。 在数字系统中，为了能在同一条线路上分时传递若干个门电路的输出信号，减少各个单元电路之间连线数目，常采用总线结构，如图3.3.3所示

三态门电路的主要应用之一就是实现总线传输，只要在工作时控制各个三态门的EN 端轮流有效，且在任何时刻仅有一个有效，就可以把A 1，A 2，A 3…….An 信号分别轮流通过总线进行传递。

三、实验设备与器材

1、THD-4型数字电路实验箱 2、GOS-620示波器 3、MS8215 数字万用表 4、函数信号发生器

四、实验内容与步骤

（1）OC 门应用

1）TTL 集电极开路与非门74LS01负载电阻R L 的确定

按图3.3.4连接实验电路，用两个电极开路与非门“线与”后驱动一个TTL 非门，负载电阻R L 用一只200Ω 电阻和100KΩ 电位器串联而成，用实验方法确定R Lmax 和R Lmin 的阻值，并和理论计算值相比较，填入表3.3.2中。

表 3.3.2 负载电阻R L 的测定

2）按预习内容（4）连接电路，验证逻辑功能

3）用OC 门电路作TTL —CMOS 电路接口的研究，接图3.3.5接线，实现电平转换。

ⅰ）用电路输入端加不同的逻辑电平值，用万用表测量与非门输出端C 端、OC 门输出端D

端及CMOS 输出端F 端的电压值，并将测量结果填入表3.3.3中。

表 3.3.3 电平测试数据表

(2) 三态输出门

1）按表3.3.1验证74LS125三态输出门的逻辑功能

将三态门输入端接数字逻辑实验箱上的逻辑开关，使能端EN 接单脉冲源，输出端接LED 指示器，按表3.3.1逐项测试其逻辑功能。 2）试用74LS125实现总线传输

实验电路原理如图3.3.6所示，先将三个三态门的使能端都接高电平“1”，Y 端输出，然后分别将使能端接低电平“0”，观察总线的逻辑状态。

实验参考电路

1、OC 门实现“线与”逻辑，如图3.3.4所示 2、OC 门实现电平转换，如图3.3.5所示 3、三态门实现总线传输，如图3.3.6所示

五、实验报告要求

1、整理实验数据，分析实验结果，按要求填写表格。

2、将示波器观察到的波形画在方格纸上，要求输入、输出波形画在同一个相位平面上，比较两者的相位关系。

3、完成思考题。

六、实验预习要求

1、复习TTL 集电极开路门和三态输出门的工作原理及应用。 2、了解74LS01，74LS125的功能及外部接线。

3、分析图3.3.4中OC 门的上接电阻的阻值范围，确定实验所选电阻值。 4、试用74LS01 OC门电路实现函数：F =AB +CD +EF 。 5、完成各项实验内容的理论计算。

七、思考问题

1、用OC 门时是否需要外接其他元件？如需要，此元件应该如何取值？ 2、几个OC 门的输出端是否允许连接在一起？

3、几个TS 门的输出端是否允许接在一起？有无条件限制？应该注意什么问题？

八、实验注意事项

1、进行OC 门线与实验时，一定要先计算出RL 值，再继续实验

2、做电平转换实验时，不能将OC 门的工作电源接到12V 上，以免烧件

3、做三态门实现总线实验时，三态门的使能端，不能有一个以上同时接低电平“0”，否则会使电路出错。

4、CMOS 集成电路的多余输入端绝对不能悬空，否则会引入干扰导致电路输出状态不确定。