峰值检测系统的设计
南通大学电工电子实验中心 电子系统综合设计实验报告
课题名称：峰值检测系统的设计 姓 名：沈 益 学 号：0812002017 指导教师：陈 娟
实验时间：2011年1月3日至14日
峰值检测系统主要由传感器、放大器、采样/保持、采样/保持控制电路、A/D转换电路、数码显示、数字锁存控制电路组成。其关键任务是检测峰值并使之保持稳定，且用数字显示峰值。 一、设计目的
1、掌握峰值检测系统的原理； 2、掌握峰值检测系统的设计方法；
3、掌握峰值检测系统的性能指标和调试方法。 二、设计任务及要求
1、任务：设计一个峰值检测系统；
2、要求：（1）传感器输出0~5mV，对应承受力0~2000kg； （2）测量值要用数字显示，显示范围是0~1999； （3）测量的峰值的电压要稳定。 三、设计原理 1、设计总体方案
据分析，可确定需设计系统的电路原理框图如图1所示：
图1 峰值检测系统原理框图
2、各部分功能
传感器：将被测信号量转换成电量；
放大器：将传感器输出的小信号放大，放大器的输出结果满足模
数转换器的转换范围；
采样/保持：对放大后的被测模拟量进行采样，并保持峰值； 采样/保持控制电路：该电路通过控制信号实现对峰值采样，小于峰值时，保持原峰值，大于原峰值时保持新的峰值；
A/D转换：将模拟量转换成数字量； 译码显示：完成峰值数字量的译码显示；
数字锁存控制电路：对模数转换的峰值数字量进行锁存，小于峰值的数字量不锁存。 三、电路设计
1、传感器：本文不予考虑；
2、放大器：由于输出信号为0~5mV，1mV 对应400kg ，因此选用电压增益为400的差动放大电路（该电路精度高），如图2所示。
u 2
u o1
u 1
图2 差动放大电路
根据公式 A U =
u o1-R 4(1+2R 2/R1)
==400，分配第一级放大器放u i R 3
R 4400
==50，R 38
大倍数为1+2R 2/R1=8，分配第二级放大器放大倍数为
则选取电阻值分别为R 1=1.6K ，R 2=5.6K ，R 3=2K ，R 4=100K ，四只
电阻均选1/8W金属膜电阻，三个放大器可选具有高输入共模电压和输入差模电压范围，具有失调电压调整能力以及短路保护等特点的
μA 741型运算放大器。
3、采样/保持：选用LF398采样保持集成电路芯片，电路如图3所示。
图3 采样/保持电路
LF398的8脚是采样/保持控制脚，当该脚输入高电平时，LF398进行采样，输入低电平时保持。采样时输入信号使采样保持电容C H 迅速充电到V i 。其中C H 可选用电阻大、漏电小的聚苯乙烯电容，可取
C H =0. 1uF 。
4、采样/保持控制电路：该电路选用比较电路，如图4所示。
图4 采样/保持控制电路
比较电路将LF398的输入端电压与输出端电压相比较，产生一个控制信号V K ，用V K 控制LF398的逻辑控制脚，此外V K 还用来控制
数字锁存控制电路。当V i >V O2时，比较器输出V K 为高电平，使LF398采样；当V i
A 4选用μA 741型运算放大器，二极管选用普通硅二极管2CK11。C H
5、数字显示表头电路：该电路由A/D转换和译码显示电路组成，如图5所示。
图5 数字显示表头电路
1
2
该电路可采用3位数字电压表，元件选择如下：3位A/D转换器MC14433，七路达林顿驱动器MC1413，BCD 到七段锁存-译码-驱动器CD4511、基准电源MC1403和四个共阴极数码管。
6、数字锁存控制电路：数字锁存控制电路时保证A/D转换的峰值数字被锁存在3位A/D的输出锁存器里，且当被测信号不在量程内时，超量程或欠量程信号将控制小于峰值的数字量不能锁存。为完成峰值锁存必须掌握MC14433两个管脚的功能，其中一个管脚是数字显示更新输入控制端DU ，另一个管脚是转换周期结束标志输出端EOC 。DU 功能为：当DU 为高电平时，A/D转换结果被送入输出锁存器内；
1
2
12
当DU 为低电平时，A/D转换器仍输出锁存器中原来的结果。EOC 的功能是：每一个A/D转换周期结束时，EOC 端输出一个正脉冲。通常电路利用EOC 端的输出控制DU ，则每次A/D转换结果都被输出，而峰值检测电路只允许峰值结果输出，小于峰值不输出。所以电路必须设置在峰值时，EOC 的输出才能控制DU 。考虑3位A/D转换器转换周期为1/3s，当峰值信号来到时，应允许EOC 的输出在1/3s内控制DU 端。由于采样/保持电路能在A/D转换周期内保持峰值的模拟量，所以在A/D转换周期间峰值数据不会受影响。经过前面的分析，确定数字锁存控制电路如图6所示。
1
2
图6 数字锁存控制电路
该电路由单稳态延时电路、或门GA 和与门GB ，图中输入信号V K
来自比较器的输出，V K =1表示峰值采样，V K =0表示峰值保持，电路工作情况如下：
（1）当V K =1时，或门GA 输出1，允许V eoc 通过与门GB ，若V o e c
是高电平，则V du 也是高电平。V du 可以控制DU 端，峰值数据被锁存
在A/D转换器的输出锁存器中。
（2）当V K 由高电平变成低电平时，单稳态触发器的3端是下降沿触发的脉冲展宽延时电路的输入端，在输入脉冲作用下，V o 在1/3s内仍然保持高电平。在1/3s内V o 使或门GA 输出1，此间EOC 的输出电平V eoc 能通过与门GB ，V eoc 是高电平时，V du 也是高电平，V du 又可以控制DU 端，使输出锁存器锁存峰值数据。
（3）当V K =0，V o =0V 时，或门GA 输出为0，封锁与门GB ，
V eoc 不能通过与门GB ，与门GB 的输出V du 为低电平，V du 封锁A/D
转换器的输出锁存器，输出锁存器仍输出原来的峰值数据。
单稳态触发器3脚输入信号V K 由高电平变为低电平时，使输出脉冲V o 延时1/3s的高电平，数字锁存控制电路就能控制A/D转换器的输出锁存器锁存峰值数据。输出脉冲的延时时间T x =1/3s由外接部件R T 和C ext 的数值大小决定。
=1μF ，C ext =1μF s /，据公式T x =C ext R T ln 2=0. 7C ext R T ，取C 将T x =13t x e
代入上式，得R T =476K Ω，最终去标称值R T =510K Ω。（或门选74LS32，与门选74LS08）。
附录：1、系统电路原理图
2、各芯片引脚排列图以及功能表 3、电路硬件搭试照片 4、总结
附录1：系统电路原理图
附录2：各芯片引脚排列图以及功能表 1、μA741
引脚图
1、5号脚：偏置（调零端） 2号脚：正相输入端 3号脚：反向输入端 4号脚：负电源 6号脚：输出 7号脚：正电源 8号脚：空脚
2、74LS08
引脚图
功能表
3、74LS32
引脚图
功能表
4、74LS121
引脚图
引脚符号说明： Cext ：外接电容端 Q ：正脉冲输出端 Q ：负脉冲输出端
Rext/Cext：外接电阻/电容端 Rint ：内电阻端 B ：正触发输入端
---
A1、A2：负触发输入端 功能表
5、CD4511
引脚图
功能表
6、LF398
引脚图
引脚符号说明： V+:正电源电压输入引脚 调零：偏置调零引脚 IN ：输入引脚
V-：负电源电压输入引脚 OUT ：输出引脚
CH ：保持电容引脚 REF ：参考电压输入引脚 CON ：控制逻辑IN （+）
7、MC14433
引脚图和内部结构图
引脚符号说明：
V AG ：被测电压V 1和基准电压V REF 的地电位 V REF ：外接基准电压输入端
V 1：被测电压输入端
R 1、R 1/C1、C 1：外接积分阻容元件端 C 01、C 02：外接失调补偿电容端
DU ：实时显示控制端，DU 端输入一正脉冲，输出端就输出A/D转换结果。若和本电路的EOC 端连接，则每次A/D转换结果均输出。 CP 1、CP 0：时钟振荡器外接电阻端，外接电阻R C 为300k Ω时，振荡频率为66kHZ 。其中CP 0为时钟信号输出端，CP 1为时钟信号输入端，使用外部时钟信号时由此输入。 V EE ：电路的电源最负端，V AG -V EE ≥2.8V
V SS ：除CP0外所有输出端的低电平基准，V DD -V SS ≥5V
E OC ：转换周期结果标志输出，每一A/D转换周期结束，EOC 输出一个正脉冲，宽度为时钟周期的1/2
OR ：过量程标志输出。当|V1|>VREF 时，OR 输出为低电平 功能表
--------
8、MC1413
引脚图
MC1413是是高耐压、大电流达林顿陈列反相驱动器，由七个硅NPN 达林顿管组成。MC1413的每一对达林顿都串联一个2.7K 的基极电阻, 在5V 的工作电压下它能与TTL 和CMOS 电路直接相连，可以直接处理原先需要标准逻辑缓冲器来处理的数据。MC1413工作电压高，工作电流大，灌电流可达500mA ，并且能够在关态时承受50V 的电压，输出还可以在高负载电流并行运行。
9、MC1403 引脚图
MC1403是低压基准芯片。一般用作8～12bit 的D/A芯片的基准电压
等一些需要基本精准的基准电压的场合。 输出电压: 2.5 V ＋/- 25 mV 输入电压范围: 4.5 V to 40 V 输出电流: 10 mA
因为输出是固定的，所以电路很简单。就是Vin 接电源输入，GND 接底，Vout 加一个0.1uf-1uf 的电容就可以了。 Vout一般用作8～12bit 的D/A芯片的基准电压。
MC1403是美国摩托罗拉公司生产的高准确度、低温漂、采用激光修正的带隙基准电压源，国产型号为5G1403和CH1403。它采用DIP －8封装，引脚排列如图7-1-2所示。UI ＝＋4.5V ～＋15V ，UO ＝2.500V （典型值），αT 可达10×10－6/℃。为了配8P 插座，还专门设置了5个空脚。其输出电压UO ＝Ug0(R3＋R4)/R4＝1.205×2.08＝＋2.5V 。 MC1403的输入-输出特性
输入电压Ui ／V 输出电压Uo ／V 10 2.5028 9 2.5028 8 2.5028 7 2.5028 6 2.5028 5 2.5028 4.5 2.5027
当Ui 从10V 降至4.5V 时，Uo 只变化0.0001V ，变化率仅为－0.0018％。
10、数码管
引脚图
附录3：电路硬件搭试照片
附录4：总结
电子系统综合设计不仅是对理论知识的巩固，同时也是动手实践
能力的培养。设计环节是将我们所学理论知识运用到实际中，所需要的理论知识不是单一的，而是电路、数字电子技术、模拟电子技术等的综合，有助于我们学会将理论知识灵活应用到实践中，进一步提高理论水平；硬件实现环节，需要我们有实践经验，例如元器件的布局以及布线等，同时也需要我们有很好的动手能力和耐心。
我认为电子系统综合设计的关键之处主要在于以下几方面： 1、设计方案要合理可行。如果设计方案存在错误或者在硬件实现方面存在问题等，这都将影响整个设计的结果，因此在设计时应注意每一个细节，务必要细心谨慎。
2、器件布局要合理。器件布局直接影响后续的布线，布局不合理，会导致布线复杂，布线难度加大。
3、布线要细心美观。由于所采用的导线比较细，容易出现断裂，在布线时应务必细心，同时应充分利用面包板，尽可能使布线美观。 4、应调试每一个功能模块后在进入下一个功能模块的布线。每一个功能没款都影响着整个系统的功能实现，只有确保每一个功能模块都正确才能保证系统的正确性。
5、熟知系统的功能以及每个模块的功能和调试方法。
经过本次设计环节，我深刻体会到：在实践过程中，我们需要细心耐心，有钻研精神。耐心细心是确保我们实践顺利进行的前提条件，这样才能保证我们在实践过程中不出错误，才能顺利完成实践环节的任务。在实践过程中碰到一些问题，就需要我们有钻研精神，不能因为有问题而放弃，应该耐心细致的排查。
21