计算机组成原理名词解释和简答
第一章
名词解释：
1. 中央处理器：主要由运算器和控制器组成。控制部件，运算部件，存储部件相互协调，共同完成对指令的执行。
2. ALU ：对数据进行算术和逻辑运算处理的部件。
3. 数据通路：由操作元件和存储元件通过总线或分散方式连接而成的进行数据存储，处理和传送的路径。
4. 控制器：对指令进行译码，产生各种操作控制信号，规定各个部件在何时做什么动作来控制数据的流动。
5. 主存：存放指令和数据，并能由中央处理器（CPU ）直接随机存取。
6. ISA ：指令集体系结构：计算机硬件与系统软件之间的接口。指令系统是核心部分，还包括数据类型，数据格式的定义，寄存器设计，I/O空间编址，数据传输方式，中断结构等。
7. 响应时间：作业从开始提交到完成的时间，包括CPU 执行时间，等待I/O的时间，系统运行其他用户程序的时间，以及操作系统运行时间。
8. CPU 执行时间：CPU 真正用于程序执行的时间。包括用户CPU 时间（执行用户程序代码的时间）和系统CPU 时间（为了执行用户代码而需要CPU 运行操作系统的时间）
简答题：
1. 冯诺依曼计算机由那几部分组成，主要思想：
① 计算机应由运算器、控制器、存储器、输入设备和输出设备五个基本部件组成。 ② 各基本部件的功能是：
● 存储器不仅能存放数据，而且也能存放指令，形式上两者没有区别，但计算机应能区分数据还是指令；
● 控制器应能自动执行指令；
● 运算器应能进行加/减/乘/除四种基本算术运算，并且也能进行一些逻辑运算和附加运算；
● 操作人员可以通过输入设备、输出设备和主机进行通信。
③ 采用“存储程序”工作方式。
2. 从源程序到可执行程序的过程：
第二章
名词解释：
1. 定点数：计算机中小数点固定在最左（或右）边的数
2. 汉字输入码：汉字用相应按键的组合进行编码表示
3. 汉字内码：计算机内部进行汉字存储，查找，传输和处理而采用的存储方式，两个字节表示一个内码
4. 大端方式：数据字的最低有效字节存放在大地址单元中
5. 边界对齐：要求数据的地址是相应的边界地址。
6. 海明码：将数据按照某种规律分成若干组，对每组进行相应的奇偶检测。 简答题：
为什么浮点数要采用规格化来表示？
尽量多的表示有效位数，提高浮点数运算的精度。
第三章
名词解释：
1. 行波进位：低位向高位的进位采用像行波一样的串行传递方式
2. 先行进位（并行进位）：引入生成和传递进位两个进位辅助函数，使得加法器的各个进位之间相互独立并行产生。
第四章
名词解释：
1. 指令：计算机硬件能够识别并直接执行的操作命令，包括操作码和地址
2. 程序计数器：特殊的地址寄存器，存放下一条要执行指令的地址
3. 指令寄存器：保存当前正在执行的指令，指令寄存器中的操作吗部分被送到指令译码器，送出具体的操作控制信号。
4. 程序状态字：表示程序运行状态的二进制序列，包含指令执行结果的标志信息（如进位，溢出，符号标志）和设定的状态信息（中断允许/禁止） 简答题：
1. RISC 指令系统的特点：
1. 简化的指令系统：种类少、寻址方式少、格式少、定长
2. 只有访存指令load/store能访问存储器，运算指令的操作数都是寄存器型。
3. 指令周期短：除访存指令，其他指令只需要
4. 使用大量的通用寄存器
5. 采用组合逻辑电路，很少用微程序控制
6. 优化的编译系统，所以并不意味着你自己写的汇编语言一定比高级语言（如C 语言）性能更高。
2. 一条指令中应该包括哪些信息？
操作码，源操作数的地址或操作数，结果的地址，下一条指令的地址
3. CPU 如何知道指令中操作数的类型、长度及所在地址？
一条cpu 指令分操作码、操作数两部分，根据操作数确定寻址方式：立即数、基址寻址、变址寻址等等，找到数据后送入cpu ，根据操作吗确定要进行什么样的操作
4. 操作数在寄存器中的寻址方式：寄存器寻址
5. 操作数在存储器中的寻址方式：直接，间接，寄存器间接，偏移，变址，相
对，基址，堆栈寻址
6. 变址寻址方式，基址寻址方式各自的作用和区别？
作用：变：对数组元素的访问：
基：程序重定位，扩展指令的寻址空间（短地址访问大空间）
区别：1）具体应用场合不同，前者面向用户，后者面向系统
2）使用方式不同，前者指令中的形式地址是基准地址，后者指令中的
形式地址为偏移量。
7. 为何分支指令的转移目标地址通常用相对寻址方式？
不用指明基准地址，节省空间大小；访问空间有限，避免跨度太大。
8. 转移指令和转子调用指令有什么区别？
转移指令有无条件和条件转移指令，用于改变程序执行的顺序，转移后不再返回来执行，所以无需保存返回地址。转子指令是一种子程序调用指令，执行技术时，必须返回到转子指令后面的指令执行，需保存返回地址。
第五章
名词解释：
1. 指令周期：取出一条指令并执行完所用的全部时间
2. 时钟周期：所有相邻状态单元之间的组合逻辑电路中最长的时延
3. 机器周期：CPU 通过一次总线事务访问一次主存或I/O的时间称为机器周期
4. 数据通路：由操作元件和存储元件通过总线或分散方式连接而成的进行数据存储，处理和传送的路径。
5. 硬布线控制器：用组合逻辑方式进行设计和实现的控制器
6. 微程序控制器：采用微程序设计方式实现的控制器
7. 中断：外部中断，外设完成任务或者有特殊情况，向CPU 请求处理
8. 异常：内部中断（故障，终止，自陷）
9. 故障：缺页，溢出，除零，非法操作码等使指令无法继续执行
10. 终止：在指令执行过程中发生的硬件故障
11. 自陷：人为设定的事件，执行特殊指令，转到另一个程序去执行
简答题：
1. 取指令部件的功能
取出指令并送到指令寄存器，同时计算下一条指令的地址并送入PC
2. 控制器的功能
对指令进行译码，将译码的结果和状态/标志信号，和时序信号等进行组合，产生各种操作控制信号。
3. 硬连线控制器和微程序控制器的特点各自是什么？
硬：速度快，适合实现简单或规整的指令系统，但他是一个多输入多输出的巨大的逻辑网络。对于复杂的指令系统来说，结构庞杂，实现困难，修改维护不易，灵活性差。
微：具有规整性，可维护性，灵活性但是速度慢
4. 水平型微指令和垂直型微指令的基本概念和优缺点
水平型：面向内部控制逻辑的描述，包括不译法，字段直接编码法，字段间接编码法，把能同时执行的微命令尽可能多的安排在一条微指令中，优点：程序短，并行性高，适合于高速度的应用场合。缺点：微指令长，编码
空间利用率低，编制较为困难
垂直型：面向算法描述，一条微指令只包含一两个微命令，微指令短，编码效率高，编制简单，缺点：微程序长，无并行，速度慢。
5. CPU 检测内部异常和外部中断的方法有什么不同？
内部异常：CPU 内部产生，程序无法继续执行，不得不停止，外部中断：CPU 外部产生，外设通过请求使得CPU 检测到
第七章
名词解释：
1. 静态RAM ：靠触发器的双稳态正负反馈电路存储信息，速度快，非破坏性读出，元器件多，集成度小，适合高速小容量的高速缓冲存储器cache 。
2. 动态RAM ：靠电容存储电荷来保存信息。电容上电荷足够多表示存1，无电荷表示存0，破坏性读出，读后需要再生，而且需要定时刷新。
3. 刷新：DRAM 中，需要定时对所有存储单元进行充放电，以恢复原来的电荷。
4. 易失性存储器：掉电后信息全部消失，高速缓存
非易失性：只读存储器，磁盘，光盘，闪存
5. 相联存储器：是一种不根据地址而是根据存储内容来进行存取的存储器，可以实现快速地查找快表
6. 存取时间：执行一次读操作或写操作的时间，分读出时间和写入时间。读出时间：主存接收到有效地址开始到数据取出有效为止的时间；写入时间：从主存接收到有效地址开始到写入被写单元为止的时间。
7. 存储周期：存储周期连续两次读或写操作所需要的最小时间间隔。
8. 存储器带宽：每秒钟从存储器进或出信息的最大数量。
9. 闪存：在低电压下，内容可读不可写，高电压下，信息可更改或删除。
10. 命中时间：命中情况下的访问时间，包括判断是否命中的时间和在快速存储器中的访问时间。
简答题：
1. 为什么采用层次化存储体系？层次化体系结构如何构成？
为了缩小存储器和处理器两者之间性能方面的差距，又因为每一种单独的存储器不可能又大又快又便宜，从而形成层次怀昔结构。速度越快容量越小，越靠近CPU ，顺序是：寄存器，cache ，主存，磁盘，光盘和磁带。
2. CPU 和主存之间有哪两种通信方式，SDRAM 用什么方式与CPU 交换信息？
异步方式（读操作）过程（需握手信号）
CPU 送地址到地址线，主存进行地址译码
CPU 发读命令，然后等待存储器发回“完成”信号
主存收到读命令后开始读数，完成后发“完成”信号给CPU
CPU 接收到“完成”信号，从数据线取数
写操作过程类似
同步方式的特点 SDRAM
CPU 和主存由统一时钟信号控制，无需应答信号（如“完成”）
主存总是在确定的时间内准备好数据
CPU 送出地址和读命令后，总是在确定的时间取数据
存储器芯片必须支持同步方式
3. 为什么在CPU 和主存之间引入cache 能提高CPU 访存效率？
Cache 是小容量高速存储器，总是把主存中被频繁访问的活跃程序块和数据块复制到cache 中，由于程序访问的局部性，cpu 可以直接在cache 中得到指令和数据，不必访问主存。
4. 为什么说cache 对程序员是透明的？
程序员只要知道指令中指定存储单元的地址，cpu 自动完成读取指令的过程，无论指令和数据在不在cache 中。
5. 为什么直接映射方式不需要考虑替换策略?
因为只能映射到cache 特定的行，必须将该行换出。相当于组组联中，cache 的组内只有1行。
6. 为什么要考虑cache 的一致性问题？
因为Cache 中的内容是主存块副本，当对Cache 中的内容进行更新时，就存在Cache 和主存如何保持一致的问题。
当多个设备都允许访问主存时，例如：I/O设备可直接读写内存时，如果Cache 中的内容被修改，则I/O设备读出的对应主存单元的内容无效；若I/O设备修改了主存单元的内容，则Cache 中对应的内容无效。
当多个CPU 都带有各自的Cache 而共享主存时，某个CPU 修改了自身Cache 中的内容，则对应的主存单元和其他CPU 中对应的内容都变为无效。
第八章
名词解释
1. 总线：计算机系统中部件和设备之间传送信息的公共通路，包括传输介质和相应的控制逻辑。内部总线：CPU 内部总线，由数据线，地址线，控制线组成。系统总线可分为处理器总线，存储器总线和io 总线。通信总线。
2. IO 带宽：单位时间内系统输入或输出的数据量或所完成的io 操作次数。
3. 响应时间：等待时间，从作业提交开始到作业完成所用
4. RAID ：将多个独立操作的磁盘按某种方式组织成磁盘阵列，增加容量，将数据存储在多个盘上，通过这些盘并行工作来提高数据传输速度，并用冗余磁盘技术提高系统可靠性。
简答题
1. 串行接口和并行接口的特点
设备和接口之间按位来送数据/同时传送一个字节或一个字节的所有位。
2. Cpu 如何进行设备的寻址，两种方式的特点
CPU 对I/O端口的读写，涉及到要怎么找到端口寄存器，即对它们采用什么寻址方式，或对I/O端口的编号方式。
有两种寻址方式：
1统一编址方式：与主存空间统一编址，采用主存读写指令读写I/O端口。 2独立编址方式：单独编址，需要专门的I/O指令，如X86的In 和Out 指令。
3. 程序查询I/O方式工作原理：
Cpu 通过执行查询程序完成对外设的控制，并实现和外设之间的数据传送。Cpu 首先通过读取状态端口中的状态信息，了解接口是否已就绪，是的话就通过数据端口进行新的数据传送并查询外设是否空闲，如果空闲，通过发送控制信息到命令端口，然后由接口发送启动命令到外设，如果接口没有就绪或者设备不空闲，则cpu 继续查询。所有信息的交换由查询程序中的I/O
4.
5.
6.
7.
8.
9. 指令完成。 程序中断I/O方式原理： Cpu 启动外设后，转移到另一个程序执行，此时外设和cpu 并行工作，外设完成任务，发送中断请求给cpu ，cpu 此时暂停正在执行的程序，转到中断服务程序进行中断处理，进行外设I/O下一步的准备，最后启动外设，并回到原程序继续执行。 DMA I/O方式原理： 每次要进行外设数据读写时，cpu 把要传送的数据个数，数据块所在的内存首地址，数据传送的方向，设备的地址等参数传给DMA 控制器，最后发一个命令给DMA 接口，来启动外设进行数据的传送。完成这些后，cpu 继续其他工作，此时cpu 和外设并行工作，DMA 控制器在需要时申请总线的控制权，占用总线完成外设和主存的数据交换，传送结束后，向cpu 发送中断请求，让cpu 进行数据校验等后续工作。 什么叫向量中断？说明在向量中断下形成中断向量的基本方法。 向量中断是识别中断源的技术，中断类型号是由硬件中断控制器产生，在中断向量表中根据类型号，找到中断源对应的中断服务程序的入口地址（即中断向量）。 为什么在保存现场和恢复现场的过程中,CPU 必须关中断 保存和恢复现场的时候如果允许其他中断发生，干扰正在处理中的信息，会导致很难恢复到原有的状态甚至发生错误。 DMA 能够提高成批数据交换效率的主要原因 外设与CPU 并行度高，由于CPU 根本不参加传送操作，因此就省去了CPU 取指令、取数、送数等操作。在数据传送过程中，没有保存现场、恢复现场之类的工作。内存地址修改、传送字个数的计数等等，也不是由软件实现，而是用硬件线路直接实现的。所以DMA 方式能满足高速I/O设备的要求，也有利于CPU 效率的发挥。 cpu 响应中断请求和DMA 请求的差别，为什么DMA 请求优先权高于中断？
1) DMA 方式下数据传送由硬件(DMA控制器) 完成；中断方式下，数据
传送由软件（CPU 执行中断服务程序）完成。
2) DMA 请求的是对存储器访问，也即对总线控制权的请求，没有中止
现行程序的必要；而中断请求要处理器转去执行中断服务程序，因
此要中止现行程序，保存断点、现场等。
3) 中断除了能完成外设和主机的数据交换，还能处理异常事件；而DMA
方式下不能处理异常事件。
4) 中断响应在一个指令周期结束后；而DMA 响应是在一个总线周期后。
5) DMA 方式用于高速设备；而中断方式用于低、慢速设备。
6) DMA 方式下，外设与CPU 并行度高；而中断方式下，外设与CPU 并
行度低。（体现在数据传送时的并行性）
DMA 方式不需CPU 干预传送操作, 仅仅是开始和结尾借用CPU 一点
时间, 其余不占用CPU 任何资源，中断方式是程序切换, 每次操作需要保护和恢复现场。”所以DMA 优先级高于中断请求，这样加快处理效率。