计算机系统结构期末知识点总结

单元1

1. 系统结构：由程序员设计者所看到的一个计算机系统的属性，及概念性结构和功能特性。

2. 层次结构：第0级和第1级具体实现机器指定功能的中央控制部分；第二级是传统机器语言机器；第三级是操作系统机器；第四级是汇编语言机器；第五级是高级语言机器；第六级是应用语言机器；

电子线路--微程序机器级--传统机器级--操作系统级---汇编语言级--高级语言级--应用语言级

4.Amdahl 定律：系统中某一部件由于采用某种更快的执行方式后整个系统性能的提高与这种执行方式的使用频率或占用总执行时间的比例有关。

5.

9. CPU 时间：一个程序所花的CPU 时间（CPU 的执行时间，不包括I/O等待时间）。 CPU 时间=CPU 时钟周期数*时钟周期长度=CPU时钟周期数/频率

CPU 时间 ＝（CPI ×IC （指令条数））/ 频率

时钟周期：由于计算机的时钟速度是固定的，它的运行周期称为时钟周期。

10.CPI （Cycle Per instruction）：每条指令执行时所花费的平均时钟周期数。 IC：每个时钟周期平均执行的指令条数

CPI ＝ CPU时钟周期数 / IC 则 CPU时间 ＝（CPI ×IC ）/ 频率

11.Te ：一个标准测速程序的全部执行时间 Ti:其中所有第i 种指令的累计时间

13.MIPS(每秒百万条指令数 ):衡量机器性能的唯一可靠的标准就是真正的执行程序的时

间，可以用MIPS 来作为衡量程序执行时间的一个指标。优点：直观、方便。主要缺点: (1) 不同指令的执行速度差别很大(2) 指令使用频度差别很大（3）有相当多的非功能性指令

单元2

2. 数据表示是指计算机硬件能够直接识别，可以被指令系统直接调用的那些数据类型。例如：定点、逻辑、浮点、十进制、字符、字符串、堆栈和向量等

3. 数据表示原则：1）缩短程序的运行时间。2）减少CPU 与主存储器之间的通信量。3）这种数据表示的通用性和利用率

4. 零地址空间个数：三个零地址空间，两个零地址空间，一个零地址空间，隐含编址方式。 并行存储器的编址技术：高位交叉编址，低位交叉编址。

7. 高位交叉编址：扩大存储器容量。低位交叉编址：提高存储器速度。

者一个存储器操作数。对于存储器操作数来说，由寻址方式确定的存储器地址为有效地址。

9. 多种寻址方式：显著地减少程序的指令条数，可能增加计算机的实现复杂度和指令的CPI 。

10. 寻址方式：立即数寻址方式，寄存器寻址方式，主存寻址方式（直接寻址、间接寻址、变址寻址），堆栈寻址方式。

11. 指令格式的设计：确定指令字的编码方式，包括操作码字段和地址码字段的编码和表示方式。

指令格式的优化：如何用最短的位数来表示指令的操作信息和地址信息。

12. 操作码的三种编码方法：固定长度、Huffman 编码、扩展编码

操作码优化的程度可以用信息熵来衡量。

H =-∑p i ∙log 2p i

i =1n

表示用二进制编码表示n 个码点时，理论上的最短平均编码长度 。

信息冗余量为：R=1-（H/平均码长）

13. 码长表示法：哈弗曼树、2-4等长扩展编码，1-2-3-5（3-4）扩展编码、2-8扩展编码法、3-7扩展编码法：长码的前缀不能是短码的操作码

14. 码点表示法：15/15/15，8/64/512，

计算扩展码点：

1. 若(16-x):(2的6次方-1)x=1:9 x=2，则扩展码点为2

则双地址的范围为：0000-1101（14条）

单地址为：1110 *** **0 ，1111 *** **0 126条

零地址为：1110 111 111 *** *** ，1111 111 111 *** *** 128条

2. 单地址范围：2的6次方-1=63 1111 000 000 --1111 111 110

双地址范围：2的（6－2）次方-1=15 0000-1110

零地址范围：1111 1111 1100 0000----1111 1111 1111 1111

15. 单地址指令范围为：2的n 次方-1 （留一个扩展码点）

双地址：2的n-2次方-1 零地址：2的n 次方

缩短地址码长度的方法：用一个短地址码表示一个大地址空间

用间址寻址方式、变址寻址方式、寄存器间接寻址方式缩短地址码长度

17.CISC （Complex Instruction Set Computer）：复杂指令系统

增强指令功能，把越来越多的功能交由硬件来实现，且指令的数量也是越来越多。

18.RISC （Reduced Instruction Set Computer）：精简指令系统

减少CPI 是RISC 思想的精华: Ｐ＝Ｉ· CPI · Ｔ

Ｐ是执行这个程序所使用的总的时间；Ｉ是这个程序所需执行的总的指令条数； 尽可能地把指令系统简化，不仅指令的条数少，而且指令的功能也比较简单。

RISC 的设计是力争一个最小化的指令集，每条指令只执行一个基本的计算，复杂的运算由基本指令构成的子程序来完成。为了达到最高速度，RISC 设计限定指令为固定长度，并使得能在一个时钟周期内执行一条指令。

19. 设计RISC 机器遵循的原则：1）采用简单而又统一的指令格式，并减少寻址方式；指令字长都为32位或64位。2）指令的执行在单个机器周期内完成；(采用流水线机制) 。3）只有load 和store 指令才能访问存储器，其它指令的操作都是在寄存器之间进行；4）大多数指令都采用硬连逻辑来实现；5）强调优化编译器的作用，为高级语言程序生成优化的代码；

6）充分利用流水技术来提高性能

单元三

2. 存储器的主要性能：速度、容量、价格

3.Cache 存储系统：由Cache 和主存储器构成。主要目的：提高存储器速度

4. 虚拟存储系统：由主存储器和硬盘构成。主要目的：扩大存储器容量 5. 虚拟存储系统：磁盘的地址空间而并不能被一般的指令访问，而主存储器的地址空间对于使用者来说又太小。所以虚拟存储器系统为使用者另外设计一个虚拟地址空间，比主存储器的实际空间大很多，采用与主存储器同样的随机访问方式。

6. 命中率定义：CPU 访问存储系统时，在M1中找到所需信息的概率。H=N1/(N1+N2) 其中：N1是对M1存储器的访问次数,N2是对M2存储器的访问次数

整个存储系统的访问时间可以采用M1和M2的访问周期T1、T2及命中率H 来表示H=H*T1+(1-H)*T2

访问效率e=T1/T=T1/[(H乘T1)+(1-H)T2]=1/[H+(1-H)T2/T1]=f(H,T2/T1)

提高存储系统速度的两条途径:一是提高命中率H; 二是两个存储器的速度不要相差太大。 并行访问存储器的冲突：取指冲突，读操作数冲突，写操作数冲突，读写冲突。

7. 三种虚拟存储器：段式虚拟存储器、页式虚拟存储器、段页式虚拟存储器。

虚拟存储器的工作原理：1）多用户虚拟地址。2）主存地址。3）程序执行时要根据虚拟地址找到主存地址。4）虚拟地址和主存地址之间的关系由地址映像体现出，而在程序执行时通过地址变换将用户程序中的虚拟地址变成主存的实地址

虚拟存储器的页面替换算法：随机算法，先进先出算法，最久没有使用算法，最优替换算法 cache 替换算法:随机法, 先进先出法FIFO, 最近最少使用法LRU(堆栈法)

8. 影响命中率的因素：（1）程序在执行过程中的页地址流况；（2）所采用的页面替换算法；

（3）页面大小；（4）主存储器的容量（5）所采用的页面调度算法。

9. （1）Cache 命中率随着他的容量的增大而提高；（2）（组相连映射）当cache 的容量一定时，命中率随着cache 块的增大而提高。（3）在组相连映射中命中率随着组数的增加而减小

10. 两种cache 更新算法：写直达法和写回法。Cache 预取算法：按需预取，恒预取，不命

中预取。

11.Cache 的地址映象与变换：

1. 全相联映象：主存中的任一块可以被放置到Cache 中的任意一个位置。 特点：空间利用率最高，冲突概率最低，实现最复杂。

2. 直接映象：主存中的每一块只能被放置到Cache 中唯一的一个位置。

特点：空间利用率最低，冲突概率最高，实现最简单。

3. 组相联映象：主存中的每一块可以被放置到Cache 中唯一的一个组中的任何一个位置。 组相联是直接映象和全相联的一种折衷。

第四章：输入输出系统

输入输出系统的特点：异步性、实时性、与设备无关性

基本输出输出方式：程序控制方式、中断方式、DMA 方式（直接存储器访问方式） 程序控制特点：优点：灵活性很好。可以很容易地改变各台外围设备的优先级

缺点：实现处理机与外围设备并行工作困难。

中断方式特点：(1)CPU与外围设备能够并行工作。(2)能够处理异常事件。

(3)数据的输入和输出都要经过CPU 。(4)用于连接低速外围设备。

DMA 方式特点：(1)外围设备的访问请求直接发往主存储器，数据的传送过程不需要CPU 的干预。(2)全部用硬件实现，不需要做保存现场和恢复现场等工作。(3)DMA控制器复杂，需要设置数据寄存器、设备状态控制寄存器、主存地址寄存器、设备地址寄存器和数据交换个数计数器及控制逻辑等。(4)在DMA 方式开始和结束时，需要处理机进行管理。

DMA 操作过程包括三个阶段：DMA 请求、DMA 响应和数据传送、传送结束

DMA 方式的特点：(1)外围设备的访问请求直接发往主存储器，数据的传送过程不需要CPU 的干预。(2)全部用硬件实现，不需要做保存现场和恢复现场等工作。(3)DMA控制器复杂，需要设置数据寄存器、设备状态控制寄存器、主存地址寄存器、设备地址寄存器和数据交换个数计数器及控制逻辑等。(4)在DMA 方式开始和结束时，需要处理机进行管理。

中断屏蔽：设置中断屏蔽有三个用处：(1)在中断优先级由硬件确定了的情况下，改变中断源的中断服务顺序。(2)决定设备是否采用中断方式工作。(3)在多处理机系统中，把外围设备的服务工作分配到不同的处理机中。

中断屏蔽的实现方法：1）每级中断源设置一个中断屏蔽位。2）改变处理机优先级

中断屏蔽以后，中断源的优先级不会发生改变，动态的改变服务的顺序，响应的顺序由硬件决定，无法改变。

两种方法的不同：(1)两者使用的概念不同。 前者使用中断屏蔽； 后者使用中断优先级

(2)需要屏蔽码的位数不同。 前者所需要的屏蔽位数比较多； n：log2（n+1）

(3)可屏蔽的中断源数量和种类不同。 前者可以任意屏蔽掉一个或几个中断源， 后者只能屏蔽掉比某一个优先级低的中断源

通道的种类：字节多路通道(为多台低速或中速的外设服务, 打印机) 、选择通道(为多台高速外围设备服务) 、数组多路通道(适用于高速设备；磁盘等设备) ；

字节多路通道能够正常的工作，即不丢失数据，可以采用以下几种方式：

（1）：增加通道的最大流量；（2）：动态改变设备的优先级；（3）：增加缓冲存储器；

第五章：标量处理机 流水线技术：把一个重复的过程分解为若干个子过程，每个子过程由专门的功能部件来实现。 把多个处理过程在时间上错开，依次通过各功能段，这样，每个子过程就可以与其它的子过程并行进行。

线性流水线：流水线的各段串行连接，没有反馈回路。数据通过流水线中的各段时，每一个

段最多只流过一次。

非线性流水线：流水线中除了有串行的连接外，还有反馈回路 流水线中的每个子过程及其功能部件称为流水线的级或段，段与段相互连接形成流水线。流水线的段数称为流水线的深度。

吞吐率：在单位时间内流水线所完成的任务数量或输出结果的数量

Tp=n/Tk n ：任务数 Tk：处理完成n 个任务所用的时间

流水线的瓶颈段：流水线中这种时间最长的段。

解决流水线瓶颈问题的常用方法：细分瓶颈段，重复设置瓶颈段

加速比：完成同样一批任务，不使用流水线所用的时间与使用流水线所用的时间之比。 假设：不使用流水线（即顺序执行）所用的时间为Ts ，使用流水线后所用的时间为Tk ，则该流水线的加速比为：S=Ts/Tk

流水线冲突是指对于具体的流水线来说，由于相关的存在，使得指令流中的下一条指令不能在指定的时钟周期执行。

流水线冲突有3种类型：结构冲突：因硬件资源满足不了指令重叠执行的要求而发生的冲突。数据冲突：当指令在流水线中重叠执行时，因需要用到前面指令的执行结果而发生的冲突。控制冲突：流水线遇到分支指令和其它会改变PC 值的指令所引起的冲突

1：流水线：流水线需要有通过时间和排空时间

通过时间：第一个任务从进入流水线到流出结果所需的时间。

排空时间：最后一个任务从进入流水线到流出结果所需的时间

时间最长的段将成为流水线的瓶颈

按照流水线中是否有反馈回路可以分为线性流水线与非线性流水线

非线性流水线的调度问题：确定什么时候向流水线引进新的任务，才能使该任务不会与先前进入流水线的任务发生冲突——争用流水段

流水线的性能指标：吞吐率：在单位时间内流水线所完成的任务数量或输出结果的数量 TP=n/T (n:任务数 T：处理完成n 个任务所用的时间) 多指令流水线技术：CPI

超标量处理机：一个时钟周期内能够同时发射多条指令的处理机

超流水处理机:一个周期内能够分时发射多条指令的处理机

超标量超流水处理机:超标量技术和超处理机技术的结合。即在一个时钟周期中分时发射n 次，每次同时发射m 条指令。超标量超流水线处理机在一个时钟周期发射nm 条指令。 超流水处理机与超标量处理机比较：(1)提高处理机性能的不同方法：超标量处理机是通过增加硬件资源为代价来换取处理机性能的; 超流水线处理机则通过各硬件部件充分重叠工作来提高处理机性能。(2) 两种不同并行性：超标量处理机采用的是空间并行性; 超流水处理机采用的是时间并行性。

相对性能顺序（高-低）:超标量处理机, 超标量超流水线处理机，超流水线处理机

第六章：向量处理机

向量由一组有序、具有相同类型和位数的元素组成，特别适合流水处理；

在有些流水线处理机中，为了充分发挥流水线处理机的效率，实现高性能计算，设置了向量数据表示和相应的向量指令，称为向量处理机

不具有向量数据表示和相应的向量指令的流水线处理机，称为标量处理机

向量处理机的结构：存储器-存储器型结构（向量长度不受限）；寄存器-寄存器型结构(讲过) 两条向量指令占用功能流水线和向量寄存器的4种情况：（1）：指令不相关（2）：功能部件冲突（3）：源寄存器冲突（4）：目的寄存器冲突

采用链接技术：具有先写后读的两条指令；当前一条指令的结果寄存器是后一条指令的源寄存器、且不存在任何其他冲突时，就用链接技术；

s=(12+8+4)/15=1.6 E=24/75=32%

计算流水线实际吞吐率TP 和效率η。设有两个向量C 和D ，各有4个元素，在图中的静态双功能流水线上工作。其中，1->2->3->5组成加法流水线，1->4->5组成乘法流水线。设每个流水线所经过的时间均为Δt ，而且流水线的输出结果可以直接返回到输入或暂存于相应的缓冲寄存器中，其延迟时间和功能切换所需要的时间都可以忽略不计。求：该流水线的实际吞吐率TP 和效率η。