集成电路CAD 放大器的设计

扬 州 大 学 广 陵 学 院

课 程 设 计 报 告

设计题目：基于Spectre运算放大器的设计

姓 名： 学 号：班 级：时 间：

目 录

一． 运算放大器概况…………………………………………3

二． 理想运算放大器…………………………………..…..3

三． 运算放大器的设计………….…………………….…..4

四． 运算放大器的性能仿真

1运算放大器的增益仿真……….………………………....…4

2运算放大器的带宽仿真……………………….…..……..…7 3运算放大器的建立时间仿真……………………….………….8 4运算放大器的相位裕度仿真…………………………..………9

5运算放大器的转换速率仿真……………………………..….10

6运算放大器的共模抑制比仿真………………………………..12 7运算放大器的电源电压抑制比仿真……………………….....14

五、运算放大器的版图布局………………………………..15

六、心得体会……………………………………………..….18

一、运算放大器概况

1、运算放大器

运算放大器(operational amplifier)，简称运放(OPA)，如图1。

图1 运放示意图

运算放大器最早被设计出来的目的是将电压类比成数字，用来进行加、减、乘、除的运算，同时也成为实现模拟计算机的基本建构方块。然而，理想运算放大器的在电路系统设计上的用途却远超过加减乘除的计算。今日的运算放大器，无论是使用晶体管或真空管、分立式元件或集成电路元件，

运算放大器的效能都已经逐渐接近理想运算放大器的要求。早期的运算放大器是使用真空管设计，现在则多半是集成电路式的元件。但是如果系统对于放大器的需求超出集成电路放大器的需求时，常常会利用分立式元件来实现这些特殊规格的运算放大器。

二、理想运算放大器

实际运放的开环电压增益非常大，可以近似认为A=∞和e=0。此时，有限增益运放模型可以进一步简化为理想运放模型，简称理想运放。如图2。

图2 理想运放模型

①、理想运算放大器的主要特征

(1) 差模电压增益Aod=∞；

(2) 共模抑制比CMRR=∞（共模增益=0）；

(3）差模、共模输入电阻Rid、Ric=∞，偏置电流Iib=0； (4) 输出电阻Ro=0；

(5) 失调电压Uos、失调电流Ios，以及它们的温度系数均为0； (6) 转换速率SR=∞；带宽=∞； (7) 干扰或噪声均为 0。

②、理想运算放大器的虚短和虚断 (1)虚短

“虚短”是指在分析运算放大器处于线性状态时，可把两输入端视为等电位，这一特性称为虚假短路，简称虚短。对于实际应用中的运算放大器，在闭环工作时“虚短”才成立。

因为运算放大器的电压放大倍数非常大,而运放的输出电压是有限的，所以运放的差模输入电压很小，两输入端近似等电位，相当于 “短路”。开环电压放大倍数越大，两输入端的电位越接近。

(2)虚断

“虚断”是指在分析运放处于线性状态时，可以把两输入端视为等效开路，这一特性称为虚假开路，简称虚断。

因为运算放大器的差模输入电阻非常大，所以流入运算放大器输入端的电流往往较小，远小于输入端外电路的电流。故可把运放的两输入端视为开路，且输入电阻越大，两输入端越接近开路。

三、运算放大器的设计

本设计使用差分放大器，这是一种零点漂移很小的直接耦合放大器，常用于直流放大。它可以是双端输入和输出，也可以是单端输入和输出，常用来实现平衡与不平衡电路的相互转换，是各种集成电路的一个基本单元。

如图3，由两个参数特性相同的晶体管用直接耦合方式构成的放大器。若两个输入端分别输入大小相同且相位相同的信号时，输出为零，从而克服零点漂移。

图3 四、运算放大器的性能仿真

1、运算放大器的增益仿真 ①、增益的频率特性

图4 运算放大器增益仿真电路图

原理图中MOS管的参数如下表：

另：电路图中所使用的电压源为5V。

②、读取并分析仿真结果

图5 增益的幅频特性

图6 增益幅值的dB20曲线

图7 红色代表“幅频”，蓝色代表“相频”

2、运算放大器的带宽仿真

①、3dB带宽

图8 增益的幅频特性曲线

②、单位增益带宽

图9 3dB带宽

从图4.2.1.3可以看出该运算放大器的3dB带宽为8.256MHz

3、运算放大器的建立时间仿真

图10 建立时间仿真电路图

图11 建立时间瞬态仿真

在“Calculator”中保持“Select Mode”处于选择状态，在选择模式中选择“tran”里的“vt”项，点击电路图中的“Vout”，将“Vout”端的瞬态电压仿真结果捕获到“Calculator”中。

点击“Calculator”中的“Eval”，将在“Calculator”的缓冲窗口中显示计算出的结果。如图3.3.4所示：

图12 建立时间计算结果

从图3.3.4中可以看出该运算放大器的建立时间为17.5ns。

4、运算放大器的相位裕度仿真

图13 相位裕度仿真电路图

图14 相位裕度

从图3.4.2可以看出该运算放大器的相位裕度为65.33°。

5、运算放大器的转换速率仿真

图15转换速率仿真电路图

图16 输出电压的时域响应

从上图中可以看出，输出电压“Vout”在跳变后的一段时间内并没有按照指数规律变化，而是表现出具有不变斜率的线性斜率，如图4.5.2中红色虚线框所示。这就是负反馈电路中使用的运算放大器表现出的所谓“转换”的大信号特性，图4.5.2中输出响应中的“斜坡”部分的斜率称为“转换速率”。

图17转换速率

从图4.5.4可以看出该运算放大器的转换速率约为0.427V/us。

6、运算放大器的共模抑制比仿真

图18 CMRR仿真电路图

图19 CMRR倒数的幅频特性曲线

为了观察运算放大器CMRR的幅频特性曲线，可以使用“Calculator”中的“1/X”函数，对仿真结果取倒数。如图4.6.3：

图20 CMRR的幅频特性曲线（蓝色曲线）

7、运算放大器的电源电压抑制比仿真

图21 PSRR仿真电路图

再次运行交流仿真，得到输出端“Vout”的增益曲线，即为PSRR的倒数的幅频特性曲线。如图22：

图22 PSRR倒数的幅频特性曲线

使用“Calculator”中的“1/x”函数，对仿真结果取倒数。如图

23

图23 PSRR的幅频特性曲线(蓝色曲线)

四、运算放大器的版图布局

完成版图的设计输入，如图24所示：

1.进行DRC检验，VLE窗口点击Assura→Technology，点击Assura→Run Drc，出现对话窗口，Technology项点选gpdk180，输入DRC的文件路径。进行DRC电气规则检查。如图24：

图24 DRC检验

2.进行LVS检验，VLE窗口点击Assura→Run Lvs，在对话框中，选择techflie library：gpdk180和规则文件LVS文件，如图25所示：

图25电路原理图

图25 LVS检验

3.设计的后仿真，打开测试电路，启动ADE仿真窗口，然后Session→Load State，选择电子保存的“save state”，点击OK。选择Setup→Environment，在框内schematic前加入av_extracted，OK。接着运行，将得到的波形图26和前仿真图5对比。

图26设计的后仿真

对比两图可以看出，他们的波形基本一致。

六、心得体会

通过此次的实验设计让我对cadence软件有了更加深刻的了解。我知道了模拟集成电路放大器的设计和测试，让我对运算放大器的增益仿真、带宽仿真、建立时间仿真运算、相位裕度仿真、转换速率仿真、共模抑制比仿真、电源电压抑制比仿真更加了解，这对以后的学习和工作都是有帮助的。最后感谢老师的帮助和教导。