超声波无损检测系统中的软硬件设计

　　摘 要：本文探讨了超声波无损检测系统中TOFD成像中的相关技术指标的改善和硬件设计部分的数字电路设计的有效途 　　径。 　　关键词：超声波无损检测 TOFD成像 数字电路设计 　　中图分类号：G642 文献标识码：A 文章编号：1672-1578（2016）11-0064-01 　　在各种无损检测方法中，能够探测�罘炷诓咳毕莸姆椒ㄖ饕�有射线检测和超声检测。射线检测对体积型缺陷比较敏感，而对面积型缺陷的检出率受多种因素影响，只有射线的入射方向与裂纹的平面相一致时才有可能检出裂纹。 　　超声检测既可以检测材料或构件的表面缺陷，又可以检测内部缺陷，尤其对裂纹、叠层和分层等平面状缺陷有很强的检出能力。与射线检测相比，超声检测具有面积型缺陷检出率高、检测速度快、成本低、使用安全、适用于厚壁辉缝检测和易于与计算机技术相结合等优点。另外，对于在役设备的检测，射线检测的入射和出射分别在被检工件的两侧，有些情况下根本无法使用，而超声检测只需要在辉缝的单侧进行，具有较强的操作方便性。因此，超声无损检测在捍接质量检测应用中表现出明显的技术优势。 　　经过多年的发展，针对不同的应用背景，超声检测技术已衍生出多种方法，其中超声衍射时差技术对缺陷的定量不依赖于缺陷波的幅值，而与超声波达时间有关，显示出检测速度快、对裂纹缺陷敏感、缺陷定量精确和易于与信息技术相结合等优点，在�罘旒觳庵械玫皆嚼丛焦惴旱挠τ谩� 　　1 超声衍射时差技术，即TOFD成像中的相关技术指标的改善 　　1.1 提高TOFD成像中目标信号的信噪比 　　在对不锈钢和销合金等粗晶材料检测的过程中，超声信号中不仅包含来源于仪器或外界的白噪声，而且含有晶粒散射引起的结构噪声。超声技术使用的是微弱的衍射信号，目标信号容易被杂波潘没，增大了波达时间的测量误差，进而影响缺陷定量检测精度。因此，有必要对超声检测信号进行预处理，提高目标信号的信噪比。 　　结构噪声是由材料中的晶粒散射引起的，具有时间上的独立性，不能通过简单的平均来消除。传统的滤波方法如带通滤波等不能将目标信号和结构噪声区分开来。由于结构噪声具有很强的频率敏感性，当频率不同时其幅值、相位会发生明显的变化，而裂谱分析算法是一种利用结构噪声和目标信号对频率变化敏感性上的差异而建立起来的滤波方法。当观察的频带变化时，结构噪声的幅度将会发生较大的变化，而缺陷信号的幅度变化将相对较小。为此，应用裂谱分析算法对超声检测信号进行预处理。 　　1.2 减小TOFD成像过程中检测的盲区 　　超声技术不能适应近表面（或底面）缺陷的检测，因为衍射波可能与直通波（或底面反射波）发生重叠，难以测量目标信号的波达时间。同样地，当缺陷的尺寸较小时，上下端的衍射波会发生重叠，无法测量缺陷的尺寸。因此，如何测量重叠信号的波达时间成为超声技术发展中急需解决的问题。为了减小超声技术的检测盲区，常用的方法有减小探头中心距、增大探头中心频率和增大折射角等，目前采用的探头和较小的中心距，可以检测到工件表面以下深度的缺陷。在探头、楔块和中心距不变的条件下，分离重叠信号以减小检测盲区，正交匹配追踪算法能够精确测量未重叠信号的波达时间，但是对于重叠信号该方法的测量误差较大。为此，必须对正交匹配追踪算法进行改进，利用波形的相似性有效分离重叠信号，提高超声检测的时间分辨率。 　　改进型正交匹配追踪算法，利用波形的相似性分离重叠信号。在探头、楔块及中心距不变的条件下，能够定量深度左右的缺陷，减小了检测的盲区。 　　1.3 提高TOFD成像的分辨率 　　根据超声TOFD探头布置和扫描路後的几何关系，在推导D扫描和B扫描成像中波达时间延时计算理论公式的基础上，将SAFT成像技术应用到超声TOFD成像中，改善超声TOFD成像横向分辨率。同时，针对传统SAFT成像纵向分辨率较低的缺点，结合超声检测信号稀疏技术改善纵向分辨率，从而提高超声TOFD成像的空间分辨率。 　　2 超声波无损检测系统部分还存在数字电路设计 　　2.1 JTAG接口电路设计 　　JTAG是符合国际标准的一项测试协议，它的主要的作用是芯片内部的测试。现在大多数DSP器件和DSP器件都使用 JTAG协议。通常情况下JTAG的接口都是四线的： TDI表示数据输入、TMS表示模式选择、TDO表示数据输出线和TCK表示时钟。 　　JTAG的原理是在器件的里面定义了TAP（Test Access Port；测试访问口）经过专门的JTAG测试工具来进行节点测试，最早的作用是进行芯片测试的。目前，JTAG的接口也用在设计ISP（In-System Programmable；在线编程），也用于Flash。JTAG使用在线编程的方法，简化的过程是先要把器件固定在电路的板上，之后用JTAG进行编程，这样就会加快工程的进度，同时 PSD芯片也可以用 JTAG编程。 　　2.2 EPCS 接口电路设计 　　EPCS（Erasable programmable configurable serial）是串行存储器，Nios II是执行EPCS 控制器片内ROM中的程序（即 Bootloader），所以它不能直接的从EPCS中执行程序，并且 EPCS里面的程序是在RAM里运行的，EPCS 也存放着Nios II 程序以及FPGA 配置的数据。通常情况，代码需要存在最后，而FPGA配置的数据需要存在最前，代码一般会有许多行，每个行的首端需要写入“代码记录”。2个32 位的数据组成了“代码记录”，其中一个是表示的地址，第二个表示的是整数。我们所说的“代码记录”的目的是协助BOOTLOADER，使它准确的把程序段存在执行时的实际位置。 　　因为Cyclone系列的 FPGA，一般都采用的是SRAM工艺，所以在系统上电以及初始化的时候，系统都要重新载入配置数据。为了消除这种重复的操作，ALTERA公司提供了一种专用的串行配置器件叫做EPCS系列器件并且他们都配有串行接口，可以储存配置程序。