基于Mutisim的数字电子钟逻辑电路设计
实 践 报 告
课程名称： 数字电路与逻辑
实践名称： 数字电子钟逻辑电路设计
姓 名：
专 业： 计算机科学与技术
班 级：
学 号：
计算机科学与技术学院
2016 年 12 月 8 日
哈尔滨理工大学计算机科学与技术学院
实践项目名称：数字电子钟逻辑电路设计
一、实践目的
1. 熟悉Multisim10.0仿真软件的应用，掌握常用数字集成电路的功能和使用
2. 巩固数字电路理论知识，掌握逻辑电路和真值表的画法
3. 设计一个数字时钟，能独立完成整个系统的设计；用Multisim10.0仿真实现数字时钟的功能
二、实践内容
功能：
通过数码管显示时、分、秒，秒”和“分”计数器应为六十进制，而“时”计数器应为二十四进制。
设计要求：
1. 设计电路
2. 电路仿真与调试
3. 编写设计报告，写出设计与制作的全过程，总结体会
三、实践原理及接线
1. 数字钟功能框图
图1功能框图
2. 时钟秒脉冲信号
采用由集成电路定时器555与RC 组成的多谐振荡器
图2 555多谐振荡器
3 . 计数器模块
74LS160：同步可预置十进计数器是由四个D 型触发器和若干个门电路构成，内部有超前进位，具有计数、置数、禁止、直接（异步）清零等功能。
表1 74LS160真值表
计数器设计
对于74LS160计数，如图所示，分、秒计数电路由以下电路组成。两片74LS160，再加上一片7422N, 从而构成60进制计数。此时置开关J1,J8为高电平，J7闭 合。
图3 计数单元的实现
4. 窄脉冲产器的应用
逻辑电路中门的延迟引起竞争和冒险，产生一个沿的脉冲
图4 窄脉冲沿
5. 进位控制模块
要求：秒、分、时、日分别为60、60、24进制，秒、分显示00～59，时显示为00～23，用低位清零脉冲作为高位计数脉冲。
设计：秒信号经秒计数器、分计数器、时计数器之后，分别得到“秒”个位、十位、“分”个位、十位以及“时”个位、十位的计时输出信号，然后送至显示电路，以便实现用数字显示时、分、秒的要求。用四输入的与非门连到本计数单元的CLR 构成本单元的清零及下一个计数单元的CLK(绿色线) 脉冲信号。
图5时控制进位 图6 分（秒）控制进位
6. 校时电路
要求：当数字钟走时出现误差时，需要校正时间。校时电路实现对“时”“分”“秒”的校准。置开关在74LS160的置数端位置，分别对时、分、秒进行单独置数，实现校时功能的实现。
根据74LS160的真值表实现置数，用单刀双刃开关load 低电平为低置数进行校正，load 高电平实现计数。
图7校正电路实现
四、实践结果分析
整体电路分析
1. 由秒时钟信号发生器、计时电路构成电路。
2.秒时钟信号发生器可由555定时器构成。
3. 计时电路中采用两个60进制计数器分别完成秒计时和分计时；24进制计数器完成时计时；采用译码器将计数器的输出译码后送七段数码管显示。
4. 手动调节开关实现校正和计数
整体电路图
图9 整体电路图
说明：因为74LS160是十进制的计数器，所以在时计数时去除了对9的控制