数字电路期末总复习知识点归纳详细
第1章 数字逻辑概论 一、进位计数制
1. 十进制与二进制数的转换 2. 二进制数与十进制数的转换 3. 二进制数与16进制数的转换 二、基本逻辑门电路 第2章 逻辑代数
表示逻辑函数的方法,归纳起来有:真值表,函数表达式,卡诺图,逻辑图及波形图等几种。
一、逻辑代数的基本公式和常用公式 1)常量与变量的关系A+0=A与A⋅1=A
A+1=1与A ⋅0=0
A +A =1与A ⋅A =0 2)与普通代数相运算规律 a. 交换律:A+B=B+A
A ⋅B =B ⋅A
b. 结合律:(A+B)+C=A+(B+C)
(A ⋅B ) ⋅C =A ⋅(B ⋅C )
c. 分配律:A ⋅(B ⋅C ) =A ⋅B + A ⋅C
A +B ⋅C =(A +B )()A +C ) )
3)逻辑函数的特殊规律
a. 同一律:A+A+A
b. 摩根定律:A +B =A ⋅B ,A ⋅B =A +B b. 关于否定的性质A=A
二、逻辑函数的基本规则 代入规则
在任何一个逻辑等式中,如果将等式两边同时出现某一变量A的地方,都用一个函数L表示,则等式仍然成立,这个规则称为代入规则 例如:A ⋅B ⊕C +A ⋅B ⊕C 可令L=B ⊕C
则上式变成A ⋅L +A ⋅L =A ⊕L =A ⊕B ⊕C 三、逻辑函数的:——公式化简法
公式化简法就是利用逻辑函数的基本公式和常用公式化简逻辑函数,通常,我们将逻辑函数化简为最简的与—或表达式 1)合并项法:
利用A+A +A =1或A ⋅B =A ⋅B =A , 将二项合并为一项,合并时可消去一个变量 例如:L=A B C +A B C =A B (C +C ) =A B 2)吸收法
利用公式A +A ⋅B =A ,消去多余的积项,根据代入规则A ⋅B 可以是任何一个复杂的逻辑式
例如 化简函数L=+D +
解:先用摩根定理展开:AB =A +B 再用吸收法 L=AB +A D +B E =A +B +A D +B E =(A +A D ) +(B +B E ) =A (1+A D ) +B (1+B E ) =A +B
3)消去法
利用A +B =A +B 消去多余的因子 例如,化简函数L=A B +A B +A B E +ABC 解: L=A B +A B +A B E +ABC =(A B +A B E ) +(A B +ABC )
=A (B +B E ) +A (B +BC )
=A (B +C )(B +B ) +A (B +B )(B +C ) =(B +C ) +A (+C ) =A B +A C +A B +AC =A B +A B +C
4) 配项法
利用公式A ⋅B +A ⋅C +BC =A ⋅B +A ⋅C 将某一项乘以(+A ),即乘以1,然后将其折成几项,再与其它项合并。
例如:化简函数L=A B +B C +B C +A B 解:L=A B +B C +B C +A B
=A ⋅B +B ⋅C +(A +A ) B C +A B (C +C ) =A ⋅B +B ⋅C +A B C +A B C +A BC +A B C =(A ⋅B +A B C ) +(B ⋅C +A B C ) +(A B C +A BC ) =A ⋅B (1+C ) +B C (1+A ) +A C (B +B ) =A ⋅B +B C +A C 2. 应用举例
将下列函数化简成最简的与-或表达式 1)L=A B +BD +DCE +D A
2) L=A B +B C +AC 3) L=AB +A C +B C +ABCD 解:1)L=A B +BD +DCE +D A =A B +D (B +A ) +DCE =A B +D B A +DCE =+D +DCE =(A B +D )(A B +AB ) +DCE =+D +DCE =A +D 2) L=A B +B C +AC =A B (C +C ) +B C +AC =A B C +A B C +B C +AC =AC (1+) +(1+A ) =AC +B C
3) L=AB +A C +B C +ABCD
=AB +A C +B C (A +A ) +ABCD =AB +A C +AB C +A B C +ABCD =(AB +AB C +ABCD ) +(A C +A B C ) =AB (1+C +CD ) +A C (1+B ) =AB +A C
四、逻辑函数的化简—卡诺图化简法:
卡诺图是由真值表转换而来的,在变量卡诺图中,变量的取值顺序是按循环码进行排列的,在与—或表达式的基础上,画卡诺图的步骤是:
1. 画出给定逻辑函数的卡诺图,若给定函数有n 个变量,表示卡诺图矩形小方块有2n
个。
2. 在图中标出给定逻辑函数所包含的全部最小项,并在最小项内填1,剩余小方块填0.
用卡诺图化简逻辑函数的基本步骤: 1. 画出给定逻辑函数的卡诺图 2. 合并逻辑函数的最小项
3. 选择乘积项,写出最简与—或表达式 选择乘积项的原则:
①它们在卡诺图的位置必须包括函数的所有最小项 ②选择的乘积项总数应该最少 ③每个乘积项所包含的因子也应该是最少的 例1. 用卡诺图化简函数L=A BC +ABC +A B C +A B C 解:1. 画出给定的卡诺图
2. 选择乘积项:L=AC +BC +A B C
例2. 用卡诺图化简L=F (ABCD ) =B CD +B C +A C D +A B C 解:1. 画出给定4变量函数的卡诺图 2. 选择乘积项
设到最简与—或表达式L=B C +A B D +A B C 例3. 用卡诺图化简逻辑函数
L=∑m (1, 3, 4, 5, 7, 10, 12, 14) 解:1. 画出4变量卡诺图
2. 选择乘积项,设到最简与—或表达式
AB 00011110
L=D +B +AC 第3章 逻辑门电路
门电路是构成各种复杂集成电路的基础,本章着重理解TTL 和CMOS 两类集成电路的外部特性:输出与输入的逻辑关系,电压传输特性。
1. TTL与CMOS 的电压传输特性 开门电平V ON —保证输出为额定低电平 时所允许的最小输入高电平值
在标准输入逻辑时,V ON =1.8V
IL OFF NH
V I
关门V OFF —保证输出额定高电平90%的情况下,允许的最大输入低电平值,在标准输入逻辑时,V OFF =0.8V
V IL —为逻辑0的输入电压 典型值V IL =0.3V V IH —为逻辑1的输入电压 典型值V IH =3.0V
V OH —为逻辑1的输出电压 典型值V OH =3.5V V OL —为逻辑0的输出电压 典型值V OL =0.3V
对于TTL :这些临界值为V OH min =2. 4V ,V OL max =0. 4V V IH min =2. 0V , V IL max =0. 8V 低电平噪声容限:V NL =V OFF -V IL 高电平噪声容限:V NH =V IH -V ON
例:74LS00的V OH (min )=2. 5V V O L (出最小)=0. 4V V IH (min )=2. 0V V IL (max )=0. 7V
它的高电平噪声容限 V NH =V IH -V ON =3-1.8=1.2V 它的低电平噪声容限 V NL =V OFF -V IL =0.8-0.3=0.5V 2.TTL 与COMS 关于逻辑0和逻辑1的接法
74HC00为CMOS 与非门采用+5V电源供电,输入端在下面四种接法下都属于逻辑0 ①输入端接地
②输入端低于1.5V的电源
③输入端接同类与非门的输出电压低于0.1V ④输入端接10K Ω电阻到地
74LS00为TTL 与非门,采用+5V电源供电,采用下列4种接法都属于逻辑1 ①输入端悬空
②输入端接高于2V电压
③输入端接同类与非门的输出高电平3.6V ④输入端接10K Ω电阻到地 第4章 组合逻辑电路 一、组合逻辑电路的设计方法
根据实际需要,设计组合逻辑电路基本步骤如下: 1. 逻辑抽象
①分析设计要求,确定输入、输出信号及其因果关系 ②设定变量,即用英文字母表示输入、输出信号 ③状态赋值,即用0和1表示信号的相关状态
④列真值表,根据因果关系,将变量的各种取值和相应的函数值用一张表格一一列举,变量的取值顺序按二进制数递增排列。 2. 化简
①输入变量少时,用卡诺图 ②输入变量多时,用公式法 3. 写出逻辑表达式,画出逻辑图
①变换最简与或表达式,得到所需的最简式 ②根据最简式,画出逻辑图
例,设计一个8421BCD 检码电路,要求当输入量ABCD7时,电路输出为高电平,试用最少的与非门实现该电路。 解:1. 逻辑抽象
①分由题意,输入信号是四位8421BCD码为十进制,输出为高、低电平; ②设输入变量为DCBA ,输出变量为L; ③状态赋值及列真值表
由题意,输入变量的状态赋值及真值表如下表所示。
A 00000B 00001
C 00110D 01010L 11100 000111
2. 化简
由于变量个数较少,帮用卡诺图化简 3. 写出表达式
经化简,得到L =A +B D +A B C 4. 画出逻辑图
二、用组合逻辑集成电路构成函数
①74LS151的逻辑图如右图图中,E 为输入使能端,低电平有效S 2S 1S 0为地址输入端,
L
D 0~D 7为数据选择输入端,Y 、Y 互非的输出端,其菜单如下表。
Y
=D 0S 2S 1S 0+D 1S 2S 1S 0+D 2S 2S 1S 0+... +D 7S 2S 1S 0
i =7
Y i =∑∑m i D i
i =0
其中m i 为S 2S 1S 0的最小项
D i 为数据输入
当D i =1时,与其对应的最小项在表达式中出现 当D i =0时,与其对应的最小项则不会出现
利用这一性质,将函数变量接入地址选择端,就可实现组合逻辑函数。 ②利用入选一数据选择器74LS151产生逻辑函数L =A BC +A B C +AB 解:1)将已知函数变换成最小项表达式 L=A BC +A B C +AB =A BC +A B C +AB (C +C )
=BC ++ABC +AB
2) 将L =A BC +A B C +ABC +AB C 转换成74LS151对应的输出形式Y i =∑∑m i D i
i =07
在表达式的第1项A BC 中A 为反变量,B、C为原变量,故A BC =011⇒m 3 在表达式的第2项A B C ,中A 、C 为反变量,为B 原变量,故A B C =101⇒m 5 同理 ABC =111⇒m 7 AB C =110⇒m 6 这样L=m 3D 3+m 5D 5+m 6D 6+m 7D 7 将74LS151中m D 3、D 5、D 6、D 7取1 即D 3=D 5=D 6=D 7=1
1
L
D 0、D 1、D 2、D 4取0,即D 0=D 1=D 2=D 4=0
由此画出实现函数L=BC ++ABC +AB 的逻辑图如下图示。
第5章 锁存器和触发器
一、触发器分类:基本R-S 触发器、同步RS 触发器、同步D触发器、 主从R-S 触发器、主从JK 触发器、边沿触发器{上升沿触发器(D触发器、JK 触发器)、下降沿触发器(D触发器、JK 触发器) 二、触发器逻辑功能的表示方法
触发器逻辑功能的表示方法,常用的有特性表、卡诺图、特性方程、状态图及时序图。 对于第5章 表示逻辑功能常用方法有特性表,特性方程及时序图 对于第6章 上述5种方法其本用到。 三、各种触发器的逻辑符号、功能及特性方程 1. 基本R-S 触发器 逻辑符号 逻辑功能
特性方程:
若R =1, S =0,则Q n +1
=0
Q
n +1
=S +R Q
若R =0, S =0,则Q n +1=1
n
R ⋅S =0(约束条件) 若R =1, S =0,则Q n +1=Q n
若R =1, S =1,则Q =Q =1(不允许出现) 2. 同步RS 触发器
Q
n +1
=S +R Q (CP =1 若R =1, S =0,则Q n +1=0
n
R ⋅S =0 (约束条件) 若R =0, S =0,则Q n +1=1
若R =1, S =0,则Q n +1=Q n
若R =1, S =1,则Q =Q =1处于不稳定状态 3. 同步D触发器 特性方程Q
n +1
=D (CP=1期间有效)
4. 主从R-S 触发器
特性方程Q n +1=S +R Q n (作用后)
R ⋅S =0
约束条件
逻辑功能
若R =1, S =0,CP 作用后,Q n +1=0 若R =0, S =1,CP 作用后,Q n +1=1 若R =0, S =0,CP 作用后,Q n +1=Q n 若R =1, S =1,CP 作用后,处于不稳定状态
Note: CP 作用后指CP由0变为1,再由1变为0时 5. 主从JK 触发器
特性方程为:Q n +1=J Q n +n (CP作用后)
逻辑功能
若J =1, K =0,CP 作用后,Q n +1=1 若J =0, K =1,CP 作用后,Q n +1=0 若J =1, K =0,CP 作用后,Q n +1=Q n (保持) 若J =1, K =1,CP 作用后,Q n +1=Q n (翻转) 7. 边沿触发器
边沿触发器指触发器状态发生翻转在CP 产生跳变时刻发生, 边沿触发器分为:上升沿触发和下降沿触发 1)边沿D触发器 ①上升沿D触发器
其特性方程Q n +1=D (CP上升沿到来时有效) ②下降沿D触发器
其特性方程Q n +1=D (CP下降沿到来时有效) 2)边沿JK 触发器
①上升沿JK 触发器
其特性方程Q n +1=J Q n +K Q n (CP上升沿到来时有效) ②下降沿JK 触发器 其特性方程Q 3)T触发器 ①上升沿T触发器
n +1
=J Q + (CP下降沿到来时有效)
n
n
其特性方程Q n +1=T ⊕Q n (CP上升沿到来时有效) ②下降沿T触发器
其特性方程:Q n +1=T ⊕Q n (CP下降沿到来时有效)
例:设图A所示电路中,已知A端的波形如图B所示,试画出Q及B端波形,设触发器初始状态为0.
由于所用触发器为下降沿触发的D触发器,
其特性方程为Q n +1=D =Q n (CP下降沿到来时) B=CP=A ⊕Q n
t 1时刻之前 Q n =1,Q n =0,A=0
CP=B=0⊕0=0
t 1时刻到来时 Q n =0,A=1
CP=B=1⊕0=1 Q n =0不变
t 2时刻到来时 A=0,Q n =0,故B=CP=0,当CP 由1变为0时,Q n +1=Q n ==
1
当Q n +1=1,而A=0⇒CP=1
t 3时刻到来时,A=1,Q n =1⇒CP=A⊕Q n =0
当CP =0时,Q n +1=Q n =0
当Q n +1=0时,由于A=1,故CP= A⊕Q n =1
B
图A 图B
若电路如图C 所示,设触发器初始状态为0,C 的波形如图D 所示, 试画出Q及B端的波形
当特性方程Q n +1=D =Q n (CP 下降沿有效)
t 1时刻之前,A=0, Q=0, CP=B=A ⊗Q n =1
t 1时刻到来时 A=1, Q n =0 故CP=B=A ⊗Q n =1⊗0=0
当CP 由1变为0时,Q n +1=Q n =1
当Q n =1时,由于A=1, 故CP =1⊗1,Q n 不变
t 2时刻到来时, A=0,Q n =1,故CP=B=A ⊗1=0
此时,CP 由1变为0时,Q n +1=Q n =0 当Q n =0时,由于A=0故CP=0⊗0=1
t 3时刻到来时,由于A=1,而Q n =0,故CP =A ⊗Q n =0
当CP 由1变为0时,Q n +1=Q n =1
当Q=1时,由于A=1,故CP=B=1⊗1=1
1234
图C 图D
例:试写出如图示电路的特性方程,并画出如图示给定信号CP 、A、B作用下Q端的波形,设触发器的初始状态为0.
解:由题意该触发器为下降沿触发器JK 触发器其特性方程
Q n +1=J Q n +K Q n (CP 下降沿到来时有效)
其中J =A ⋅B K =A +B
由JK 触发器功能: J=1, K=0 CP 作用后Q
n +1
=1
J=0, K=0 CP 作用后Q n +1=0
J=0, K=0 CP 作用后Q n +1=Q n J=1, K=1 CP 作用后Q n +1=Q n
第6章 时序逻辑电路分类 一、时序逻辑电路分类
时序逻辑电路分为同步时序逻辑电路和异步时序逻辑电路,时序逻辑电路通常由组合逻辑电路和存贮电路两部分组成。 二、同步时序电路分析
分析步骤:①确定电路的组成部分
②确定存贮电路的即刻输入和时序电路的即刻输出逻辑式 ③确定电路的次态方程
④列出电路的特性表和驱动表 ⑤由特性表和驱动表画出状态转换图 ⑥电路特性描述。
例:分析如下图示同步时序电路的逻辑功能
解:①确定电路的组成部分
该电路由2个上升沿触发的T 触发器和两个与门电路组成的时序电路 ②确定存贮电路的即刻输入和时序电路的即刻输出 存贮电路的即刻输入:对于FF 0:T o =A 对于FF 1:T o =AQ 0n 时序电路的即刻输出: I =AQ
1n Q 0n ③确定电路的状态方程 对于FF 0:Q 0n +1=A ⊕Q 0n 对于FF 1:Q 1n +1=(AQ 0n ) ⊕Q 1n ④列出状态表和真值表
由于电路有2个触发器,故可能出现状态分别为00、01、10、11 设 S 0=Q 0n Q 0n =00 S 1=Q 0n Q 0n =01 S 2=Q Q =10
n 1
n 0
n Q 1n Q 0
Q 1Q 0
z
A=0A=1
n Q 1n Q 0
Q 1Q 0
z
A=0
S 0S S S A=1
S S S S 0011
0101
0000000
S 0S 1S 2S 3
000
001
S 3=Q 1n Q 0n =11
⑤电路状态图为
⑥电路的特性描述
由状态图,该电路是一个可控模4加法计数器,当A=1时,在CP 上升沿到来后电路状态值加1,一旦计数到11状态,Y=1,电路状态在下一个CP 上升沿加到00,输出信号Y 下降沿可用于触发器进位操作,当A=0时停止计数。 例:试分析下图示电路的逻辑功能
解:①确定电路的组成部分
该电路由3个上升沿触发的D 触发器组成 ②确定电路的太方程
对于FF 0:Q 0n +1=D 0=Q 2n (CP 上升沿到来有效) 对于FF 1:Q 1n +1=D 1=Q 0n (CP 上升沿到来有效) 对于FF 2:Q 2n +1=D 2=Q 1n (CP 上升沿到来有效)
③列出状态转换真值表
2
1
2
1
2
1S 1S 2S 3S 4S 5S 6S 7
2
1S 1S 3S 5S 7S 0S 4S 6
④由状态表转换真值表画出如下图示状态图
S 0、S 1、S 3、S 7、S 6、S 4这6个状态,形成了主循环电路,S 2、S 5为无效循环
有效循环
无效循环
⑤ 逻辑功能分析
由状态图可以看出,此电路正常工作时,每经过6个时钟脉冲作用后,电路的状态循环一次,因此该电路为六进制计数器,电路中有2个无效状态,构成无效循环,它们不能自动回到主循环,故电路没有自启动能力。 三、同步时序电路设计
同步时序设计一般按如下步骤进行: 1)根据设计要求画出状态逻辑图; 2)状态化简; 3)状态分配;
4)选定触发器的类型,求输出方程、状态方程和驱动方程; 5)根据方程式画出逻辑图;
6)检查电路能否自启动,如不能自启动,则应采取措施加以解决。
例:用JK 触发器设计一同步时序电路,其状态如下表所示,分析如图示同步时序电路。
2
1
Q 2
Q 1
Y
解:
由题意,状态图已知,状态表已知。 故进行状态分配及求状态方程,输出方程。 由于有效循环数N=4,设触发器个数为K, 则2k ≥4 得到K=2.
故选用2个JK 触发器,将状态表列为真值表,求状态方程及输出方程。
1021的卡偌图:
n n Q 1Q 0 n n 0Q 1Q 0Y=1n +1的卡偌图: Q n n 0Q 1Q 0
000111100Q n+1
0Q 0
11001
Q 1n +1的卡偌图:
01
1Q 0
n
n
n
n n
Q 1n +1=A Q 1n Q 0+AQ 1n Q 0n +A Q 1n Q 0+A Q 1n Q 0
=(A Q 0n +A Q 0n ) Q 1n +(AQ 0n +A Q 0n ) Q 1n =(A ⊕Q 0n ) Q 1n +(A ⊕Q 0n ) Q 1n 将Q 1n +1=Q 0n
n n Q 1n +1=(A ⊕Q 0) Q 1n +(A ⊕Q 0) Q 1n 分别写成JK 触发器的标准形式:
Q 1n +1=J Q n +K Q n
对于F F 0:Q 0n +1=1⋅Q 0n +1⋅Q 0n 得到 J 0=1, K 0=1
对于方程Q 1n +1=(A ⊕Q 0n ) Q 1n +(A ⊕Q 0n ) Q 1n 得到J 1=A⊕Q 0n
K 1= A⊕Q 0n
画出逻辑图,选用上升沿触发的JK 触发器
第八章 脉冲波形的变换与产生
555定时器及其应用 1. 电路结构及工作原理
555定时器内部由分压器、
电压比较器、RS 锁存器(触发器)和 集电极开路的三极管T 等三部分组成, 其内部结构及示意图如图22a) 、22b) 所示。
在图22b )中,555定时器是 8引脚芯卡,放电三极管为外接电 路提供放电通路,在使用定时 器时,该三极管集电极
(第7脚)一般要接上拉电阻,
1GND
2触发
3输出
4复位
555
8
V cc 7
放电6
阀值5
控制电压
图22b) 引脚图
C 1为反相比较器,C 2为同相 比较器,比较器的基准电压由 电源电压V CC 及内部电阻分压 比决定,在控制V CO (第5脚)
控制电压VCO 阀值输入VI1
触发输入VI2
3
21悬空时,V R 1=V CC 、V R 2=V CC ; 33
如果第5脚外接控制电压,
1
则V R 1=V CO 、V R 2=V CO ,R d 端(第4
2
V cc
d 由图22a) ,G 1和G 2组成的RS 触发器具有复位控制功能,可控制三极管T 的导通和截止。 由图22a) 可知,
2
当V i 1>V R 1(即V i 1>V CC )时,比较器C 1输出V R =0
3
1
当V i 2>V R 2(即V i 2>V CC )时,比较器C 2输出V S =1
3
RS 触发器Q =0
G 3输出为高电平,三极管T 导通,输出为低电平(V o =0)
21
当V i 1
33
基本RS 触发器Q =1,G 3输出为低电平,三极管T 截止,同时G 4输出为高电平。
2
当V i 1>V R 1(即V i 1>V CC )时,比较器C 1输出V R =0
31
当V i 2
表2 555定时器功能表01111
cc 2
cc 2
cc cc
V cc 1
V cc 1
V cc V cc
V I1V I2V O 0011不变
T 的状态导通导通截止截止不变
⇒G 1、G 2输出Q =1,Q =1 同进T 截止,G 4输出为高电平
这样,就得到了表2所示555功能表。
2. 应用
1)用555构成单稳态触发器 其连接图如图23所示。
若将其第2脚(V i 2)作为触发器信号的输入端,第8脚外接电阻R 是第7脚; 第7脚与第1脚之间再接一个电容C ,则构成了单稳态触发器。
其工作原理如下:
2
电源接通瞬间,电路有一个稳定的过程,即电源通过R 向C 充电,当V C 上升到V CC 时,V O 为低电
3
平,放电三极管和T 导通,电容C 放电,电路进入稳定状态。
t
V
V C
O
t
V V I2
t
图23 用555定时器接成的单稳态触发器
1
若触发输入端施加触发信号(V i
3
2
电三极管T 截止,此后电容C 充电至V C =V CC 时,电路又发生翻转,V O 为低电平,放电三极管导通,
3
电容C 放电,电路恢复至稳定状态。
其工作波形如图24所示。
t w =RC ln 3=1. 1RC
2)用555构成施密特触发器
将555定时器的V i 1和V i 2两个输入端连在 一起作为信号输入端,即可得到施密特触发器, 如图25所示,施密特触发器能方便地将三角波、 正弦波变成方波。
由于555内部比较器C 1和C 2的参考 电压不同,因而基本RS 触发器的置0信号 和置1信号必然发生在输入信号的不同电平, 因此,输出电压V o 由高电平变为低电平和由 低电平变为高电平所对应的V i 值也不同,这样, 就形成了施密特触发器。
为提高比较器参考电压V R 1和V R 2的稳定性,
通常在V CO 端接有0.01μF 左右的滤波电容。
根据555定时器的结构和功能可知:
I
2图26当输入电压V i =0时,V O =1,当V i 由0逐渐升高到V CC 时,V O 由1变为0; 3
21
当输入电压V i 从高于V CC 开始下降直到V CC ,V O 由0变为1;
33
2
由此得到555构成的施密特触发器的正向阀值电压V T +=V CC
3
11
负向阀值电压V T -=V CC ,回差电压∆V T =V T +-V T -=V CC
33
1
如果参考电压由外接的电压V CO 供给,则这时V T +=V CO ,V T -=V CO
2
1
∆V T =V CO ,通过改变V CO 值可以调节回差电压的大小
2
3)用555构成多谐振荡器
由555构成的多谐振荡器及其工作波形如图27所示
2
a. 接通电源后,电容C 被充电,V C 上升,当V C 上升到V CC 时,触发器被复位,同时放电三极管T 导
3
通,此时V O 为低电平,电容C 通过R 2和T 放电,使V C 下降;
1
b. 当V C 下降到V CC 时,触发器又被置位,V O 翻转为高电平,电容器C 放电所需的时间为
3
t pL =R 2C ln 2=0. 7RC
12
c. 当C 放电结束时,T 截止,V CC 通过R 1、R 2向电容器C 充电,V C 由V CC 上升到V CC 所需的时间为
33
t pH =(R 1+R 2) C ln 2=0. 7(R 1+R 2) C
2
d. 当V C 上升到V CC 时,触发器又发生翻转,如此周而复始,在输出端就得到一个周期性的方波,其频
3
率为f =
t pL
11. 43
=
+t pH (R 1+R 2) C
在图16所示电路中,t pL ≠t pH ,而且占空比固定不变,若将图16改成17所示电路,电路利用D 1、 D 2单向导电性将电容器C 放电回路分开,再加上电位器调节,使构成了占空比可调 的多谐振荡器。图中,V CC 通过R A 、D 1向电容C 充电,充电时间为t pH =0.7R A C
电容C 通过D 2、R B 及555中的放电三极管T 放电,放电时间为t pL =0.7R B C 因而振荡频率为f =
t pL
11. 43
=
+t pH (R A +R B ) C
R A
⨯100%
R A +R B
可见,这种振荡器输出波形占空比为q (%)= +5V
C
2t t
V
O
图27