新型相变型存储器研究进展

新型相变型存储器研究进展

李娟1，王嘉赋1, 2

1武汉理工大学理学院物理科学与技术系，湖北武汉 (430070)

2 材料复合新技术国家重点实验室，湖北武汉 (430070)

E-mail：摘 要：文章系统地介绍了新型相变存储器的原理及特点、相变材料、写电流、器件稳定性和读取速度等关键性能因素以及器件结构设计和热场分布等。CRAM的发展空间十分广阔，十分有希望成为最具有市场竞争力的新型存储器之一。

关键词：相变材料；写电流；稳定性；结构设计；热场分布

1. 引 言

相变型半导体存储器指硫系化合物随机存储器(Chalcogenide Random Access Memory)，简称CRAM，又被称作奥弗辛斯基电效应统一存储器，是基于Ovshinsky在20世纪60年代末提出的奥弗辛斯基电效应的存储器。

CRAM所采用的存储技术是一种新型的非易失性半导体存储技术，即利用相变层发生相变前后阻值的差异来对数据进行存储[1]。它利用具有可逆结构的硫族化合物作为相变物质，利用热能所激发的相变物质所发生的快速可逆相变来存储数据[2]。

通入写电流后，由于电阻加热器的加热作用，相变层的温度迅速升高，当达到相变薄膜的熔点时，部分材料熔化，失去了晶体状态，这时快速冷却，从而将其锁定在非晶态，非晶态在接近室温时非常稳定，但是当接近融化温度时，它的晶核形成和微晶生长的速度成指数增长。为了在冷却的时候，不使材料重新结晶，冷却的速度要比晶核形成和生长的速度更快。为了使存储元件重新回到可导状态，材料要被加热到结晶温度和熔化温度之间，使晶核和微

从而使材料转变为晶态。相变前后材料的阻值差可达到4-6晶生长在几个纳秒内快速发生[3]，

个量级。

与目前已有的多种半导体存储技术相比，它具有循环寿命长、元件尺寸小、功耗低、可多级存储，制作工艺简单等优点[4-10]。此外它的最大优势在于：该存储技术与材料带电粒子的状态无关，从而具有很强的抗空间辐射能力，能满足国防和航天需求，是目前国内外重点研制的新型存储器。

2. CRAM的关键性能因素

目前关于CRAM的可行性集中在以下几点：相变材料的改进，功耗的降低，写速度的加快，以及可靠性与抗干扰特性。

2.1 相变材料的改进

CRAM利用具有可逆相变性质的硫系化合物做为相变层。GeSbTe系合金则是大家公认的、研究最多的、最为成熟的相变材料。GeSb4Te7、GeSb2Te4和Ge2Sb2Te5是目前GeSbTe系最常用的三个化学计量比的三元合金[11]。

目前对Ge2Sb2Te5（简称GST）相变材料的研究已经有20多年的时间,其基本性能已被掌握,并且Ge2Sb2Te5在1996年之前就已被成功地应用于可擦重写相变光盘中[12]，而对它的研究却仍在进行，目前大多集中于对它的掺杂改性。

研究发现向材料中掺入适量的N，有助于实现Ge2Sb2Te5的多值存储[13-14]。

已知Ge2Sb2Te5薄膜相变过程中存在两个阶段：非晶态到面心立方（FCC）的转变，和FCC到六方密堆积结构（HCP）的转变。Ge2Sb2Te5在非晶态、FCC和HCP结构中分别表现出半导体、半金属和金属特性，即Ge2Sb2Te5薄膜可以实现多值存储，这也是CRAM的优势之

一。这对材料来说存在着一定的技术要求——在材料的R-T曲线上应该存在明显的阶梯，而且每一阶的电阻值在一个较宽的温度范围内可以几乎保持稳定，那么多值存储便可以实现。

图1 Ge2Sb2Te5薄膜的阻值与退火温度关系图

图1为Ge2Sb2Te5薄膜的阻值与退火温度关系图，(a)对应的是未掺杂的Ge2Sb2Te5薄膜，(b)-(d)对应N的掺杂量分别为6.44 × 1015，1.93 × 1016 和 4.51 × 1016 cm−2的Ge2Sb2Te5薄膜。从中可以看出，对于没有掺杂的Ge2Sb2Te5薄膜，其阻值随着温度的升高而降低，在温度大于500℃后阻值趋于稳定。阻值两次下降的趋势并不明显，显然不利于多值存储。而对于掺杂一定量N的Ge2Sb2Te5薄膜，情况则有所不同。由图中的曲线（b）和（c）可以看到，随着掺N浓度的升高，阻值的第二次稳定状态变长，即中间的稳定状态可以在较长的温度范围内稳定。然而当掺杂浓度达到一定程度时（如图中曲线（d）），阻值的第二次下降消失了，且在180℃以后趋于稳定。

但是掺杂量不能超出一定的范围。 可见，掺N有助于促进Ge2Sb2Te5薄膜的多值存储，

另外，从图中可以看到掺N的Ge2Sb2Te5薄膜的阻值比纯Ge2Sb2Te5薄膜的阻值要高，并且随着掺杂浓度的增多而增大，这有利于减小写电流，降低功耗。因此为了同时达到多值存储和增大阻值，合理选择掺N的浓度是十分必要的。

此外，向Ge2Sb2Te5中掺入适量的Sn可以在一定程度上提高器件的编程速度[15]。掺入Sn后写“0”的速度可以由200ns缩短至40ns，而写“1”的速度也由原来的40ns减少到10ns。另外，读取数据的速度也有所提高，因为晶态时的阻值由50KΩm减小到4KΩm。有效实现了低功耗，快速读写。这可能是因为Sn在材料内部发生了取代而得到的结果。

中国科学院上海微系统与信息技术研究所纳米技术研究室在Ge2Sb2Te5中同时掺杂N, O 和B三种元素后[16-24]，Ge2Sb2Te5薄膜的晶格都发生了畸变，甚至产生分相，但当掺杂量和退火温度都很高时，分相不再发生, FCC到六方结构的相变也被抑制, 薄膜结构仍为FCC结构;掺杂的N和O与Ge键合，分别生成Ge3N4和GeO2，对晶粒有很明显的细化作用；N 和B的掺杂量较低时，薄膜的电阻-温度特征曲线中出现了两个明显的电阻下降台阶，可为C-RAM的多级存储提供关键材料；当元素的掺杂量较高时，晶态电阻在很大温度范围内变化范围很窄, 稳定性大大提高，同时晶态电阻也都有不同程度的提高；掺杂Ag和Sn原子后，虽然非晶态与晶态电阻的差别有所减小，但可以降低结晶激活能，从而可以加快结晶速率。

总之，Ge2Sb2Te5是目前找到的最为理想的相变材料，然而其各项性能仍需要不断的提高完善，主要是能够满足CRAM存储需求，需要在相变材料的结构稳定性、电阻稳定性、相位分割清晰以及加快结晶速度等几个方面进一步研究探讨。在此过程中，我们仍需要去寻找新的性能更加优良相变材料，使之能够最大限度地发挥CRAM的优越性。

2.2 写电流的减小

作为高密度存储器，CRAM的元件尺寸应减小到传统的非易失性存储器的尺寸大小。但是在实际操作中，由于外围驱动CMOS元件晶体管对电流的限制，CRAM尺寸的减小遇到的最大障碍就是编程电流的减小。

如图2所示为典型的CRAM存储单元结构示意图，从下电极通入电流，电阻加热层材料一般具有很高的电阻率和较低的热导率从而将电能最大程度地转换为热能提供给相变材料使之发生相变。

图2 典型CRAM存储单元结构示意图

相对于非晶态向晶态的转变（set），从晶态向非晶态的转变过程中（reset）需要更多的能量，因此，reset电流较大，因此，要减小写电流就要从减小reset电流入手。目前已提出多种减小reset电流的途径[1],[11],[14],[25-30]，主要有以下几方面：

第一种方法是通过改变相变材料的特性。正如前文提到的，在Ge2Sb2Te5中掺入适量的N可以增大材料的阻值，从而提高发热功率，达到减小写电流的目的。但是需要注意的是掺杂浓度达到一定高度时，电阻会达到饱和。

第二种方法也是最常用的方法，即减小电阻加热器与相变材料之间的接触面积。通过减小接触面积，增大电流密度，这样较小的电流就可以产生足够的热量用于相变。同样可以通过减小Ge2Sb2Te5的尺寸来减小写电流。

第三种方法是改进电阻加热器的材料性能，作为加热层的材料应满足以下条件：发热效率高；不能扩散到相变材料中；稳定性好；不与相变材料发生反应；热扩散系数小等。目前用作加热材料的主要有TiN，W，TiAlN等，目前已知的发热效率最高的是非晶碳α-C，它

、低的热导率（0.2-2.2 J/M/K/S）和小的热扩散系数（1.54×10-7～具有高电阻率（1×10-4～1×10-2 Ωm）

1.98×10-6 m2/S），在同样大小的电流作用下，其发热效率是其它材料的几倍甚至几十倍。但是对于α-C这种材料的研究还不透彻，因此需要进一步研究和寻找更好的加热材料。

第四种方法是进一步完善存储元结构，探索新型结构。这也是当今CRAM研究的一个热点和重点。迄今为止，已有多种新型结构被提出，主要都是围绕如何实现器件的低功耗的问题进行设计的，具体的内容在下面会介绍到。

2.3 器件的稳定性

读写干扰使影响元件稳定性的一个重要因素。由于设备的读写操作是基于对合适的电压

脉冲的应用，因此对于每一个非易失性的存储技术而言，需要考虑的一个重要的因素就是在电压瞬变时保存数据的能力，即干扰免疫力[31-32]。有两个因素会导致数据的丢失：1）在读操作过程中，流经器件的小电流会引发局部的加热使相变材料自身发生相变。2）反复的写操作可能会导致邻近位的一些无法预估的加热，使得材料相变造成数据丢失。

另外, 相变材料本身性能和结构变化引起的器件单元失效[ 33 ]。相变材料在熔化状态下的流动性很大，原子的迁移率增加可能会引起材料成分的偏析，进而引起材料结构的变化，最终导致材料的电阻、熔化温度、结晶温度和相变时间等参数的变化，使得器件单元在原来的操作条件下不能顺利实现完全的相变而引起失效。因此要深入研究相变材料的组分稳定性，改进材料的性能。

再者，器件单元之间的干扰问题也在一定程度上影响了器件的稳定性[ 34 ]。随着器件单元尺寸的减小和密度的大幅度增加，器件单元之间的距离就会变得越来越小，当一个器件单元中的相变材料处于熔化状态时，温度非常高，不可避免会引起由于热扩散使相邻的器件单元因温度升高而导致部分非晶态相变材料结晶，严重时会把原有的记录信息擦除掉。解决器件单元间干扰问题的措施有：优化器件单元的结构，尽量减小热量的扩散；选择合适的绝热材料，最大限度地避免热量向相邻器件单元扩散。

最后，元件过宽的电阻范围也会引起器件的失效[11]。因为过宽的电阻范围会使得读取数据时高低电阻差异小而难易识别从而造成失效。所以尽量减小器件单元实际的结构和尺寸的差异，最大限度缩小电阻的分布范围。在相变材料内添加一层电阻补偿层可以很有效地解决晶态电阻的分布过宽问题，但要合理选择该补偿层的电阻，选择的标准为：比典型的晶态电阻略高，而比最小非晶态电阻低。

2.4 读写速度

由于相变材料的set过程比reset过程长，所以决定CRAM写速度的是set所需的时间，也可以理解为是GST的结晶速度很大程度上决定了CRAM的写速度。J.H.Yi等人设计

另外，在GST中掺入适量的Sn可以增了一种结构可以通过金属插入层有效加大写速度[26]。

大写速度，同时由于掺入Sn减小了GST的阻抗，所以也加快了读取数据的速度[15]。

3. CRAM存储元的结构设计

CRAM存储元的设计一直以来都是国内外的研究焦点。这些年来也有很多新型的结构被提出，主要是针对减小写电流、降低功耗而进行的结构上的改进。

一种常见的设计是改变加热层与相变层的接触面积。Y.H.Ha等人设计了一种边缘接触

在30ns型结构，将下电极由垂直改为水平，通过减小接触面积来达到减小写电流的目的[27]。

的电流脉冲下，set和reset的电流大小分别可以降至0.13mA和0.2mA。凌云、林殷茵等也使用类似的结构进行了设计研究[14]，所不同的是他们在GST中掺入了适量的N进一步改善了器件的工作特性。Evan Small等人在研究过程中使用的二维模型中将电极设计在相变层的侧面，减小其接触面积来减小写电流[35]。Scott Tyson等人研究中使用的模型中底电极与相变层的接触面上形成一个环形接触面[3]。相变是在相变材料和电极接触的有限区域中发生的，所以相变材料与电极接触面的减小可以使写电流大大降低。

第二种设计方法是在普通结构中添加合理的材料层来达到改善器件性能的目的。L.P.Shi等人设计了一个双电介层和双电极层结构[36]。该种设计起到的作用是（1）控制相变层的热环境，（2）保护器件，包括湿气中的保护和防止对底层的热损坏。从热角度来看，电介质起

到了隔热相邻层的作用。J.H.Yi等人在GST层中添加一层金属层，使顶层GST在底层GST和顶部金属电极之间起到绝热的作用[26]。而GST具有低热导率的特性，于是这样的两层GST可以产生更多有效的热量。在这种结构下，元件的写电流减小到1.3mA，写速度小于30ns，写循环可以达到107以上。

第三种设计方法是分离法。即将电流和热流的途径进行分割的方法。传统的结构设计中电流和热流的通道是一致的，也很少有人会想到将其的流通途经分开，因为热量是电流作用产生的，但是这样也带来一个问题，即不方便对元件的热效应和电流效应分别进行优化。

Sadege M. Sadeghipour等人设计了一个具有相变线（PC line）的存储单元[37]。该相变线沉积在硅底层的顶部，象三明治一样夹在氧化物薄膜中间，为热流和电流提供不同的通道。元件的电流和热流分别流入相变线，这样就可以在不改变电流大小的情况下允许更大范围的热传导，从而可以减小器件功耗。另外，传统的结构中元件的电流通过的面积不可避免地被

，由于CMOS的驱动，因此需要较大的电流。而限制为F2（F为最小的印刷工艺特征尺寸）

且这种垂直结构中相变区域与金属的直接接触会在工作过程中造成较大的热扩散。针对这个问题，P.Haring Bolivar等人设计的存储单元将电极进行分离，将热扩散和电流扩散分开[38]。电流从侧面流入相变层，这样电流的限制区域就会大大减小为F×t（t为相变层的厚度）。另外，相变区域是由相变材料自身的尺寸调整来决定的，该结构中的热扩散比传统结构下的热扩散少，因此可以很大程度上减小相变所需的写电流。而且在编程区域下方还有一个独立的热沉层来调整热扩散。在这种结构下，元件的set电流减小到3.3µA，而reset电流也小于1mA。

此外，在CRAM的存储元结构设计中，还应注意到一下问题：首先，存储单元与加热底层和金属层之间的隔热是设计中的一个关键问题。另外，必须有足够的热接触来保证相变材料在加热过后可以快速冷却。最后，元件的工作过程中产生的热量需要限制在CMOS所能承受的温度范围以内。

4. 存储元的热场分布

由于CRAM是依靠电流脉冲提供焦耳热使元件发生相变从而进行数据存储的。因此，如何处理存储元件内部的热场分布对设备的工作特性很关键。计算出不同材料，不同结构的存储元件中的热场分布是十分重要的，它们对优化存储器的热性能和结构很有帮助。

图3 CRAM存储元纵向温度分布图

图4 CRAM存储单元reset过程中热量扩散示意图

以传统的存储单元为例。图3给出了reset过程中各层产生热量示意图。从图3可以看出，存储元的最高温度出现在电阻加热层。在相变层GST层时，底层的温度最高，而后温度急剧下降，在GST顶层时，温度几乎降至最低。由此可见，CRAM存储元的热量主要在加热层以及加热层与GST层的交界面产生和积聚。

如图4 所示为CRAM存储元reset过程中热量扩散示意图[37]。可以看出，OUM在reset过程中，热量的大部分（q4～60－72％）流入了底端电极，或者扩散入氧化物中（q3～21-25％）。较小的部分扩散到ＧＳＴ周围的晶态材料中（q5~3-17%）, 并且很小一部分存储在加热器本身（q2~0.2%）。实际上，热量中只有大约1%（q1~0.2-1.4%）用于晶态编程区域的转换。图4的饼图表明了在reset过程中热量的消耗示意，比例会随着提供的电流的大小的不同而改变。

目前对于CRAM的研究要解决热量的积累效应，如果散热机制存在缺陷，经过长时间的读写循环，会有大量的热量聚集在元件内部，引起元件失效。因此在设计过程中应充分考虑到存储元应具有良好的散热性，这同时也有利于电流脉冲结束后元件快速冷却使结构保持稳定。

5. 结 论

C - RAM存储器目前仍处于研发阶段，还有许多问题仍需要进一步探讨和解决。诸如现有相变材料的改性、新型相变材料的开发、减小器件操作电流的措施、器件结构设计、器件单元性能的重复性、稳定性与失效问题、器件单元的纳米尺度化以及高密度器件芯片的制备工艺等等。因此，研发任务还非常艰巨，需要投入大量人力、物力和财力研究开发C - RAM这一新兴半导体存储技术。同时也告诉人们CRAM的发展空间还十分广阔，我国目前在该领域起步晚，技术落后，但是仍旧有时间可以迎头赶上，充分发挥自己的优势，争取在CRAM领域占有一席之地。

参考文献

[1] G. H. Koh, Y. N. Hwang, S. H. Lee, K. C. Ryoo, J. H. Park, Y. J. Song, S .J. Ahn, C .W .Jeong, F. Yeung, Y-T Kim, J-B Park, G .T .Jeong and Kinam Kim. PRAM Process Technology. IEEE International Conference on Integrated Circuit Design

[2] Maimon J, Spall E, Quinn R, Schnur S. Chalcogenide-Based Non-Volatile Memory Technology. IEEE. 2001

[3] Tyson S, Wicker G, Lowrey T, Hudgens S, Hunt K. Nonvolatile, High Density, High performance Phase-Change Memory. Aerospace Conference Proceedings, Volume 5, 18-25 March 2000

[4] 封松林,宋志棠, 刘波等. 微纳电子技术, 2004, 41 ( 4 ) : 1 [ Feng S L, Song Z T, Liu B et al. Microelectronic Technology, 2004, 41 (4) : 1 ( in Chinese) ]

[5] Lai S, Lowrey T. IEDM, 2001, 36. 5. 1

[6] Maimon J D, Hunt K K, Burcin L et al. IEEE Trans. Nuclear Science, 2003, 50 (6): 1878

[7] Lai S. IEDM, 2003: 255

[8] Strauss K F, Daud T. IEEE Proceedings of Aerospace Conference, 2000, 5: 399

[9] Bernacki S, Hunt K, Tyson S et al. IEEE Trans. Nuc. Sci.,2000, 47 (6) : 2528

[10] Ovshinsky S R, CzubatyjW. SPIE, 2001, 4085: 15

[11] 刘波,宋志棠,封松林.相变型半导体存储器研究进展。1994-2006 China Academic Journal Electronic Publishing House, 2005.4:279-286

[12] Takeo O, Kenichi N, Kenji N et al. Jpn. J. App l. Phys. 2000, 39 (2B) : 770

[13] Liu Bo, Zhang Ting, Xia Jilin, Song Zhitang, Feng Songlin, Chen Bomy. Nitrogen- implanted Ge2Sb2Te5 film used as multilevel storage media for phase change random access memory. Institute of Physics Publishing:Semiconductor Science and Technology, 19(2004) L61-L64

[14] Yun LING, Yinyin LIN, Lianzhang LAI et al. A Novel Edge Contact Type Cell for Phase Change RAM Using N-doped GeSbTe Films. IEEE. 2004:707-710

[15] Y. C. Chen, C. T. Chen, J. Y. Yu, C.Y. Lee, C. F. Chen, S. L. Lung, and Rich Liu

180nm Sn-Doped GezSbtTes Chalcogenide Phasechange Memory Device for Low Power, High Speed Embedded Memory for SoC Applications. Custom Intergrated Circuits Conference. 2003

[16] ZHANG T, LIU B, XIA J L, et al. Structure and electrical properties of Ge2Sb2Te5 thin film used for ovonic

unified memory [J]. Chin Phys Lett, 2004, 21 ( 4) : 741- 743.

[17] LIU B, SONG Z T, ZHANG T, et al. Raman spectra and XPS studies of Ge2Sb2Te5 phase change film [ J] . Chin Phys, 2004, 13 (11): 1947- 1950.

[18] ZHANG T, LIU B, SONG Z T, et al. Phase transition phenomena of ultra-thin Ge2Sb2Te5 film [ J] . Chin Phys

Lett, 2005, 22 (7): 1803- 1805.

[19] LIU B, SONG Z T, ZHANG T, et al. Effect of N-implantation on the structural and electrical characteristics of Ge2Sb2Te5 phase change film [J]. Thin Solid Films, 2005, 478 ( 1- 2) : 49- 55.

[20] LIU B, SONG Z T, ZHANG T, et al. Effect of O-implantation on the structure and resistance of Ge2Sb2Te5

film [ J] .Appl Surf Sci, 2005, 242 ( 1- 2) : 62- 69.

[21] LIU B, SONG Z T, FENG S L, et al. Structure and sheet resistance of boron-implanted Ge2Sb2Te5phase change film[ J] . Material Science Engineering B, 2005, 119 ( 2) : 125-130.

[22] XIA J L, LIU B, SONG Z T, et al. Electrical properties of Ag-doped Ge2Sb2Te5 films used for phase change random access memory [ J] . Chin Phys Lett, 2005, 22 (4) : 934- 937.

[23] XU C, LIU B, SONG Z T, et al. Characteristics of Sn-doped Ge2Sb2Te5films used for phase-change memory

[ J] . Chin Phys Lett, 2005, 22 ( 11) : 2929- 2932.

[24] 刘波, 宋志棠, 封松林, 等. 硅离子注入对Ge2Sb2Te5 结构和电阻的影响[ J] . 半导体学报, 2006, 27 ( 增刊) : 158-160.

[25] G.T.Jeong, H.C.Koo, Y.N.Hwang, S.H.Lee, S.J.Ahn, S.Y.Lee, K.C.Ryoo, J.S.Hong, F.Yeung, J.H.Oh, H.J.Kim,

W.C.Jeong, J.H.Park, G.H.Koh, Y.T.Kim, H.S. Jeong and Kinam Kim. High Density Integration of Low Current Phase-Change RAM Using Structural Modification Based on 0.18 µm-CMOS Technologies,Proc. 24th International Conference on Microelectronics (Miel 2004), 16-19 May, 2004

[26] J.H.Yi, Y.H.Ha, J.H.Park, B.J.Kuh, H.Horii, Y.T.Kim. Novel Cell Structure of PRAM with thin metal layer inserted GeSbTe. International Electron Devices Meeting, 2003:901-904

[27] Y.H.Ha, J.H.Yi, H.Horii, J.H.Park, S.H.Joo, S.O.Park,U-In Chang and J.T.Moon. An Edge Contact Type Cell for Phase Change RAM Featuring Very Low Power Consumption. Symposium on VLSI Digest of Technical Papers, 2003：175-176

[28] Chong T C, Shi L P, Zhao R, Tan P K, Li J M. Investigation on non-roating and non-volatile phase change

memory.

[29] P.Haring Bolivar, F.Merget, D.-H.Kim, B.Hadam and H.Kurz. Lateral design for phase change random access

memory cells with low-currrent consumption.

[30] Y.N.Hwang, S.H.Lee,S.J.Ahn, et al. Writing Current Reduction for High-density Phase-change RAM. IEDM,

2003:893-896

[31] Agostino Pirovano, Andrea Redaelli, Fabio Pellizzer, et al. Reliability Study of Phase-Change Nonvolatile

Memories. IEEE. Transactions on Device and Materials Reliability, VOL. 4,NO. 3, September 2004:422-427

[32] D. Adler, H. K. Henisch, and S. D. Mott, The mechanism of threshold switching in amorphous alloys, Rev.

Mod. Phys. vol. 50, no. 2, pp.209–220, 1978.

[33 ] Price S J, GreerA L, Davies C E. SPIE, 2000, 4090: 122

[34 ] Pirovano A, Lacaita A L, Benvenuti A et al. IEDM, 2003,699

[35] Evan Small, Sadegh M.Sadeghipour and Mehdi Asheghi. Numerical Modelling of Heat Transfer and Phase

Transition in Programming the OVONIC Unified Memory Cells. Proceedings of ASME 2005 July 17-22:1-5

[36] L.P. Shi, T.C. Chong, J. M. Li, Darry S.C. Koh, et al. Thermal modeling and simulation of nonvolatile and

non-rotating phase change memory cell. 2004 IEEE:83-87

[37] Sadegh M. Sadeghipour, Larry Pileggi, Mehdi Asheghi. et al. Phase Change Random Access Memory,

Thermal Analysis. IEEE 2006:660-665

[38] P. Haring Bolívar, F. Merget, D.-H. Kim, B. Hadam and H. Kurz. Lateral design for phase change random

access memory cells with low-current consumption.

Advanced Research on Newly-Style Phase Change Memory

Li Juan1, Wang Jiafu1,2

1 Department of Physical Science and Technology, Wuhan University of Technology,

Wuhan (430070)

2 State Key Laboratory of Advanced Technology for Materials Synthesis and Processing,

Wuhan (430070)

Abstract

This article has detailedly introduced the main factors such as: principle, characteristics, phase-change material, programming current, stability and reading speed of the newly-style phase change memory. The structure design and thermal distribution analysis are also mentioned. CRAM has a very wide developmental space. It is hoped that CRAM will be one of the most competitive memory in the future market.

Keywords: phase-change material; programming current; stability; structure design; thermal distribution