PCB信号完整性分析

PCB信号完整性分析

电子设备的组装设计就必须考虑信号完整性的设计与实现问题，在模拟电路中，由于采用的是单频或窄频带信号，实现电路功能最关心的是信噪比，通常不需要讨论信号波形和波形畸变。但是，在数字电路中实现电路功能的方式发生了根本性的变化:采用的信号为周期脉冲，工作的方式是突发性的，逻辑关系成为核心，需要严格保证时间间隔和时序关系。于是，就提出了保证信号完整性的设计要求。

一般可以认为信号完整性应该包括如下几点含义:信号的波形畸变应该控制在一定的范围之内，信号流的时序图能满足逻辑要求，在突发状态下信号的产生与传输过程平稳。信号完整性的破坏主要来源于两个原因，首先是由于外界干扰，特别是传导通道的干扰包括传输通道阻抗失配造成的反射影响，破坏了原来的波形;其次，数字信号在传播时会自然地发生频谱分散效应，改变了原来的波形。

当时钟频率比较高时，例如时钟达到10MHz以上或脉冲的边沿时间达到1ns 以下时，我们会发现将信号传输到预想的地方并不很容易，有许多因素会影响信号完整性问题，其中包括抖动、延迟、地电位弹跳、反射、串扰、开关噪声、电源失配、衰减、脉冲展宽、时序混乱等问题。

信号完整性问题总是要涉及信号的整个过程，因此，信号完整性保证需要整个信号工作的物理环境来实现。为此，有必要建立信号完整性系统模型。信号完整性系统模型应该包括完整信号源、信号的物理协调通道、信号完整接收三个部分。三个部分主要内容如下:

(1)完整信号源:保证产生信号的完整性。其中包括电源保证、噪声的滤除、地电位、共模消除、输出阻抗保证等内容。

(2)信号的物理协调通道: 保障信号在传输中不发生改变。其中包括:串音、延时、通道陷落、反射和谐振、带宽、衰减、阻抗控制、电路链接等等。

(3)信号完整接收:保证无失真地高效率地接收。其中包括:输入阻抗匹配、接地处理、多端网络互阻抗、退耦电容、滤波电容、输入网络信号分配和信号保护等问题。信号完整性系统模型可以示意地画成下图的形式。

图1，信号完整性系统模型

当对产品进行信号完整性(SI)分析或设计时，以下是主要考虑的几个方面:

1)频率:信号涉及的频谱范围? 实现电路功能对信号频谱的要求?

2)幅度:信号的能量水平和强度要求如何，所需要保证的功率有多大?

3)时间:信号是连续的(周期信号)，或者只在一定的周期中发生和工作(例如，磁盘的写周期或网络的突发传输阶段)?

4)阻抗:信号源输出、传输通道和接收单元的阻抗都是多少?传输过程的阻抗不连续性?

5)串扰:发射设备的干扰? 射频电流经结构进入电路的情况，结构尺寸等于波长的显著主部或“上升时间”的主部尺寸，分布参数( 电容、电感、连接阻抗)形成的新通道？

6)逻辑和传输延迟:时序要求?通道延迟?频率迁移效应?容性负载的处理?

1.反射噪声

信号反射噪声的形成：反射就是在传输线上的回波，信号功率的一部分经传输线传给了负载，另一部分则向源端反射，反射是造成上冲、下冲和振铃的直接原因，是高速电路中最常见的信号完整性问题。在高速PCB设计中，可以把导线等效为传输线，而不是集中参数电路中的导线，通过考察其在不同频率下的阻抗，来研究其传输效应。图1是传输线模型，传输线上的阻抗不连续会导致信号反射，传输线上反射信号的大小取决于传输线阻抗Z0与负载阻抗ZL的差别。反射信号与原信号的比值，

图2 传输线模型

称为反射系数KR，其值为：KR=（ZL-Z0）/(ZL+Z0)当R0=ZL=Z0时，KR=0，不会发生反射；KR=1,-1时，负载开路或短路，信号全部发射回去。在高速数字系统中，减小和消除反射的方法是根据传输线的特性阻抗在其发送端或接收端进行终端阻抗匹配，从而使反射系数为零。端接方法有并联端接和串联端接两种。

多网络间的串扰问题： 串扰是信号线之间不希望有的耦合， 分容性串扰和感性串扰两种。 容性串扰就是信号线间的容性耦合，当信号线在一定程度上靠得比较近时就会发生容性耦合，引发耦合电流从而导致电磁干扰。在PCB上布两条靠近的走线，很容易产生耦合电容，由于这种耦合电容的存在，在一条走线上的快速电压变化会在另一条走线上产生电流信号， 即耦合电流。耦合电容的大小:C=W*L*εe*εr/d，当d越小C越大，大多数耦合电容是靠近放置两条平行走线引起的，走线距离越近耦合电容越大，引发的容性串扰越严重。

对高速PCB进行布线时，如果布线空间较小或布线密度较大时，串扰问题就非常严重，它造成的电磁干扰严重影响电路的信号。为了减少串扰，布线时可以采用以下措施：对串扰敏感的信号线进行适当的端接，通过阻抗匹配减少耦合电容从而减少串扰；

尽量增大平行走线的信号线之间的距离以减小容性串扰；在串扰较严重的两条平行走线的信号线之间插入一条地线可以减小容性串扰,但是这根地线需要每隔1/4波长加一个过孔接到地层；减少两根或多根信号线的平行长度，必要时对

平行长度很长的信号线，采用jog的布线方式，对不同速率的信号设置不同的布线层，并合理设置平面层；对于微带传输线和带状传输线，将走线高度限制在高于地线平面10mils（1 mils = 0.00254 cm）以内；尽量减少环路的数量，避免产生人为的环路并尽量减小环路的面积，这样就减少了辐射源和易感应电路，从而有效地消除感性串扰。

图3 减少串扰的jog走线方式

2.印制线拐角特性阻抗突变的理论分析

传输线上传输高速电信号时，就会有电磁波沿传输线进行传播。PCB印制线传输高频信号与传送直流或低频信号有很大的不同。在PCB上布线时，一般采用微带线或带状线技术，因此PCB印制线工作于高频也就是微带线或带状线。我们以微带线作为印刷电路板上的传输线，进行理论和仿真分析。

当PCB印制线经过拐角时，印制线宽度的变化是最大的，印制线的特性阻抗变化也是最大。由于印制线在经过拐角时宽度变宽，所以走线与参考层之间的电容增大，走线的特性阻抗减小。因此，印制线拐角处存在特性阻抗不连续性，从而导致印制线上信号的反射，影响信号完整性不同几何形状拐角的反射和传输特性比较：常见PCB印制线拐角的几何形状：直角拐角、圆拐角、内外45度斜切拐角、45

度外斜切拐角

上图表明在所示频率范围，不同几何形状印制线拐角的反射和传输特性各异。传输特性呈现优良的次序依次为：直角

3.电源噪声

电源的稳定性和信号的完整性二者是密切关联的，很多情况下影响信号畸变的主要原因是电源的供电系统

电源噪声的滤出：由于不论采用何种电源分配方案，系统中的PCB的分层、电源板层平面的形状、元器件的布局、过孔和管脚的分布等都会影响电源与地之间的阻抗从而产生严重的噪声，造成信号畸变。为了减少电源与地之间的阻抗，最合适的一个方法是在电源和地之间放置一定数量的去耦电容，增加额外的滤波，减少电源供电系统阻抗。这样既能使电路板本身特有的谐振可以被抑制掉，从而减少噪声的产生，又能降低电路板边缘辐射以缓解电磁兼容问题。

去耦电容的放置

电路工作频率范围在几百兆赫兹时，PCB 上放置分立的去耦电容在控制电源供电系统阻抗时起到很好的作用。但频率再高时，每个分立去耦电容的寄生电感以及板层和过孔的环路电感将会极大地降低去耦效果，因此仅仅通过PCB上放置分立的去耦电容是无法进一步降低电源供电系统的阻抗的。为了使电源系统在高频情况下也能保持低阻抗，芯片及集成电路封装结构子系统都要设置去耦电容。芯片上的电源栅格由交替放置的几层金属层构成，因此电源栅格之间形成了去耦电容。另外在芯片的内核电源供电部分集成人量的去耦单元。在集成电路封装结构的上表面安装去耦电容。这样当频率范围从几百兆赫兹到吉赫兹时，封装结构

的电源供电系统的板间电容、封装结构上放置的分立去耦电容、芯片内电源栅格之间的电容以及芯片内的去耦电容将起到很好的去耦作用。电源系统的各部分去耦电容分别在不同的频率范围内作出响应，因此通过对芯片．封装．电路板的电源供电系统进行优化设计，充分发挥各部分的滤波作用，就能有效地达到滤出电源噪声的目的。

电源供电系统的布线规则：为了保证PCB 的电源供电系统能为系统提供稳定可靠的电源，除了在电路中放置去耦电容外，在电源的布线方面也有严格的要求。电源布线的一般规则如下：

（1）线路板中的电源线和地线的设计尤为重要。根据不同的电路板流过电流的大小，尽量加大电源线的宽度，这样既可以减小环路电阻，又能降低耦合噪声：地线应短而粗，如果地线是很细的导线，接地电位就会随电流的变化而变化，使抗噪性能降低。可以用大面积铜层作地线用，或做成多层板，电源与地线各占用一层；为了减少阻抗，电源和地的管脚要就近打过孔，过孔和管脚之间的引线应短而粗；为了减少信号环路面积，要使电源总线靠近信号线，并且尽量不要走长的电源连线：避免分开的电源在不同的层之间重叠，如果电源层交叠，电路就会有交叠的可能，会损害电路的分离性，使得噪声很容易通过寄生电容耦合过去。

（2）高速模拟器件一般对数字噪声很敏感，因此模拟电路与数字电路的供电电源要分开。但有些器件，其信号跨越模拟和数字两部分，这时可在信号跨越处放置一条回路以减小环路面积。

(3)尽量将高速和高功耗的器件放置在一起，这样可减少电源电压瞬时的过冲。

(4)有些器件对干扰特别敏感，如锁相环电路，因此需要对敏感器件进行隔离。隔离方法是在电源层上刻蚀一个U形隔离槽，将敏感器件置于其中，这样，外部噪声只能沿着U形槽走，避免靠近敏感器件。

(5)为了提高电路的抗干扰能力，要对电路中的单片机使用电源监控。对单片机闲置的I／O口，要接地或接电源，不要悬空。

总之，在PCB的设计中，需要把元器件的布局、布线及每种情况下应采用的何种信号完整性问题的解决方法综合起来，才能更好地解决PCB板的信号完整性问题。