电子时钟设计报告
河南理工大学
电气工程与自动化学院
设计总结报告
设计名称： 设计题目： 数字时钟 学生学号： [1**********]7 专业班级： 电气08-2班 学生姓名： 陈勇男 学生成绩： 指导教师（职称）： 课题工作时间： 2010-6-26 至 2010-7-2
数字钟设计报告
目录
一、摘要 „„„„„„„„„„„„„„„„„„„„„„„„ 2
二、设计目的„„„„„„„„„„„„„„„„„„„„„„„ 2
三、设计任务和要求 „„„„„„„„„„„„„„„„„„„ 2
四、设计方案 „„„„„„„„„„„„„„„„„„„„„„ 2
五、数字钟电路设计计算与分析„„„„„„„„„„„„„„„ 3
（一）数字钟的构成 „„„„„„„„„„„„„„„„„„„ 3
（二）数字钟的工作原理 „„„„„„„„„„„„„„„„„ 4
六、心得体会 „„„„„„„„„„„„„„„„„„„„„„ 12
八、参考文献 „„„„„„„„„„„„„„„„„„„„„„ 12
一、摘要
数字钟是采用数字电路实现对时、分、秒数字显示的计时装置，以其显示的直观性、走时准确稳定而受到人们的欢迎，广泛用于个人家庭、车站、码头、办公室等公共场所，给人们的生活、学习、工作、娱乐带来了极大的方便，已成为人们日常生活中不可少的必需品，由于数字集成电路的发展和石英晶体与 555 振荡器的广泛应用，使得数字钟的精度远远超过老式钟表，钟表的数字化给人们生产生活带来了极人的方便，而目大大地扩展了钟表原先的报时功能。诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、通断动力设备、以及各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。因此，研究数字钟及扩大其应用，有着非常现实的意义。
二、设计目的
1. 掌握数字钟的设计方法。
2熟悉集成电路的使用方法。
三、设计任务和要求
1. 设计任务
设计制作一台数码显示管显示的数字钟。
2设计要求
⑴时钟显示功能，能够以十进制显示“星期”、“时”、“分”、“秒”。 ⑵具有快速校准星期、时、分、秒的功能。
⑶计时准确度，每天计时误差不超过1s 。
⑷整点自动报时，在离整点10s 时，便自动发出鸣叫声，步长1s ，每隔1s 鸣叫一次，前四响是低音，最后一响为高音，最后一响结束为整点。
四、设计方案 一个基本的数字钟电路主要由译码显示器、“时”，“分”，“秒”计数器和定时器组成。干电路系统由秒信号发生器、“时、分、秒、”计数器、译码器及显示器、电路组成。首先构成一个由32768Hz 的石英晶体振荡器和由CD4060构成的分频器构成的产生震荡周期为一秒的标准秒脉冲，由74LS161采用清零法分别组成六十进制的秒计数器、六十进制分计
数器、二十四进制时计数器和七进制的周计数器。使用由32768Hz 的石英晶体振荡器和由CD4060构成的分频器构成的产生震荡周期为一秒的标准秒脉冲，把秒计数器地进位输出作为分计数器的CP 脉冲，分计数器的进位输出作为时计数器的CP 脉冲，时计数器的进位输出作为周计数器的CP 脉冲。使用74LS48为驱动器， BS201A数码管作为显示器。
五、数字钟电路设计计算与分析
（一）数字钟的构成
1. 石英晶体振荡器 石英晶体，有天然的也有人造的，是一种重要的压电晶体材料。石英晶体本身并非振荡器，它只有借助于有源激励和无源电抗网络方可产生振荡。SPXO 主要是由品质因数（Q ）很高的晶体谐振器（即晶体振子）与反馈式振荡电路组成的。石英晶体振子是振荡器中的重要元件，晶体的频率（基频或n 次谐波频率）及其温度特性在很大程度上取决于其切割取向。
振荡器是数字钟的核心，石英晶体振荡器的特点是振荡的频率准确，电路结构简单，频率易于调整。
石英晶体振荡器电路给数字钟提供一个频率稳定准确的32768Ｈz 的方波信号，可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。
2. 分频器
3. 计数器
在数字钟电路中，时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，而根据设计要求，时个位和时十位计数器为24进制计数器，周计数器为7进制计数器。有了时间标准“秒”信号后，就可以根据“60秒为1分”、“60分为1小时”、“24小时为1天”、“7天为1周”的计数周期，分别组成。将这些计数器适当连接，就可以实现“秒”、“分”、“时”、“周”的计时功能。
4. 译码器
要将“秒”、“分”、“时”、“周”的状态显示成清晰的数字符号，就需要将计数器的状态经译码器进行译码，并通过显示器将其显示出来。译码驱动电路将计数器输出的8421BCD 码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。
5. 数码管
数码管通常有发光二极管（LED ）数码管和液晶（LCD ）数码管，本设计提供的为LED 数码管。
（二）数字钟的工作原理
1. 石英晶体振荡器电路
数字电子钟一般由振荡器、分频器、译码器和显示器等几部分组成。振荡器产生的时标信号分成每一秒的方波作为秒表信号。秒信号送入计数器进行计数，并把累加的结果以时分秒的数字显示出来。秒的计数和显示电路由两级计数器和译码器组成的六十进制计数电路实现；分的计数和显示电路与秒的相同。时的计数和显示由两级计数器和译码器组成的二十四进制计数电路实现。所有计时结果均由六位数码管显示器显示。 石英晶体振荡器XTAL 的振荡频率选为32768H Z 。该元件专为数字钟电路而设计，其频率较低且稳定，有利于减少分频器级数，可用反相器整形而得到矩形脉冲输出。 由于CMOS 电路的输入阻抗极高，因此反馈电阻R 1可选为10M Ω。较高的反馈电阻有利于提高振荡频率的稳定性。
非门电路可选74HC00。
2. 分频器电路
分频器的功能主要有两个：一是产生标准的时钟秒脉冲信号；二是提供功能扩展电路所需要的信号，如仿电台报时用的 1KHz 的高音频信号和 0.5 KHz的低音频信号等。 通常，数字钟的晶体振荡器输出频率较高，为了得到１Ｈz 的秒信号输入，需要对振荡器的输出信号进行分频。
通常实现分频器的电路是计数器电路，一般采用多级２进制计数器来实现。例如，将３２７６８Ｈz 的振荡信号分频为１ＨZ 的分频倍数为32768（2），即实现该分频功能的计数器相当于１５极２进制计数器。常用的２进制计数器有７４ＨＣ３９３等。
本次课程设计中采用CD4060来构成分频电路。CD4060在数字集成电路中可实现的分频次数最高，而且CD4060还包含振荡电路所需的非门，使用更为方便。 15
CD4060内部结构图
ＣＤ４０６０计数器为１４级２进制计数器，可以将３２７６８ＨZ 的信号分频为２ＨZ ，其内部框图如图所示，从图中可以看出，ＣＤ４０６０的时钟输入端两个串接的非门，因此可以直接实现振荡和分频的功能。 要得到1Hz 的秒信号，可以将2Hz 的信号输入到2分频电路中，本次课程设计采用74LS74 D触发器作为2分频电路，从输出端可得到1Hz 的秒脉冲。
晶体振荡器构成的秒脉冲电路
由石英晶体振荡器构成的秒脉冲电路如上图所示。
如上图所示，电路由14级二进制串行计数器CC4060和晶体、电阻及电容构成。CC4060内部所含的门电路和外接元件构成振荡频率为32768Hz 的振荡器。经计数器作14级分频后在Q A 端得到频率为2Hz （周期为0.5s ）的脉冲。
3. 计数器电路 a. 六十进制计数。
秒计数器的电路形式很过，一般都是由一级十进制计数器和一级六进制计数器组成。
下图所示是用两块中规模集成电路74LS161按反馈置零法串接而成。秒计数器的十位和个位，输出脉冲除用作自身清零外，同时还作为“分”计数器的输入信号。分计数器电路与秒计数器相同。
Q4 Q3 Q2 Q1 Q4 Q3 Q2 Q1
b. 二十四进制计数。下图所示为二十四进制小时计数器，是用两片74LS161组成的。
至周计数器CP 端
c. 七进制计数器。下图所示为七进制周计数器，是用一片74LS161组成的。
Q4 Q3 Q2 Q1
4. 译码和显示电路
计数器实现了对时间的累计以8421BCD 码形式输出，选用显示译码电路将计数器的输出数码转换为数码显示器件所需要的输出逻辑和一定的电流，选用74LS48作为显示译码电路，选用LED 七段数码管作为显示单元电路。
字符显示器：分段式显示是将字符由分布在同一平面上的若干段发光笔划组成。电子计算器，数字万用表等显示器都是显示分段式数字。而LED 数码显示器是最常见的。通常有红、绿、黄等颜色。LED 的死区电压较高，工作电压大约1.5~3V，驱动电流为几十毫安。74LS47译码驱动器输出是低电平有效，所以配接的数码管必须采用共阳极接法；而74LS48译码驱动器输出是高电平有效，所以，配接的数码管必须采用共阴极接法。数码管常用型号有BS201、BS202等。
计数译码显示电路方框图
5. 校准电路
当重新接通电源或走时出现误差时都需要对时间进行校正。通常，校正时间的方法是：首先截断正常的计数通路，然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端，校正好后，再转入正常计时状态即可。
6. 报时电路
一般时钟都应具备整点报时电路功能，即在时间出现整点前数秒内，数字钟会自动报时，以示提醒。其作用方式是发出连续的或有节奏的音频声波，较复杂的也可以是实时语音提示。 当分计到59min 时，将分触发器QH 置1，而等到秒计数器到54s 时，将秒触发器QL 置1，然后通过QL 与QH 相“与”后，再和1s 标准秒信号相“与”，输出控制低音喇叭鸣叫，直到59s 时，产生一个复位信号，使QL 清零，低音鸣叫停止；同时59s 信号的反相又和QH 相“与”，输出控制高音喇叭鸣叫。当分、秒计数从59：59变为00：00时，鸣叫结束，完成整点报时。电路中的高、低音信号分别由CD4060分频器的输出端Q5和Q6产生。Q5输出频率为1024Hz ，Q6为512Hz 。高、低两种频率通过或门输出驱动三极管VT ，带动喇叭鸣叫。
Q C 4f 整点报时电路图
7整体电路
一个基本的数字钟电路系统主要有秒信号发生器、“周、时、分、秒、”计数器、译码器及显示器、电路组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用石英晶体振荡器加分频器来实现组成一个输出1秒的标准秒脉冲, 将标准秒信号送入“秒计数器” 。
“秒计数器”采用60进制计数器，是由2片74LS161和1片74LS00采用异步置0法连接而成, 第一片的74LS161的十进制输出经74LS00反向后接第二片的CP, 当第1片的计数到9时,C 输出高电平, 此时第2片计数器CP=0,当下一个秒脉冲到达时第1片变为0, 第2片变为CP 脉冲成为上升沿, 第2片计数器计数为1。这样一直计数下去当计数到50以后, 第2片计数器的LD 接第2片的计数器输出接了74LS00的Q0和Q2对应的反向输出此时为LD=0,下一个脉冲到达第1片时，第1片计数从0开始计数，当第1片计为9时，第2片计数变为0；因为下一秒第1片将给第2片了一个CP 脉冲，第2片的计数器输出接了74LS00的Q0和Q2对应的输出, 并且第1片给第2片一因此在变为6的瞬间置零, 也变为0, 达到了计60的目的, 这时从第2片中引出一个分脉冲作为分计数器的输入CP 脉冲。
10
f
“分计数器”也采用60进制计数器，每累计60
分钟，发出一个“时脉冲”信号，此计数原理与秒计数器完全相同。从分计数器输出的该信号将被送到“时计数器”。
“时计数器”采用24进制计时器，也是有2片74LS161和1片74LS00采用清零法连接而成。24进制计数器开始计数时第一片的74LS161的十进制输出接第二片的CP, 当第1片的计数到9时, 十进制输出高电平, 此时第2片计数器开始计数, 当下一个秒脉冲到达时第1片变为0, 第2片变为1, 这样一直计数下去但当计到23时, 下一脉冲到达时由于时计数器的第1片的Q2和第2片的Q1接74LS00, 对应的输出同时接了两片的R 置零端, 在要变成24的瞬间两片都变为0, 实现对一天24小时的累计，这时从第二片中引出一个周脉冲作为周计数器的输入CP 脉冲。
“周计数器”采用7进制计数器，用一片74LS161采用置数法连接而成。计数器从1开始计数，到7后通过74LS00输出到74LS161的LD 端，重新置数为1，从而实现对一周7天的累计。译码显示电路将“周、时”、“分”、“秒”计数器的输出状态送到七段显示译码器译码，通过七位LED 七段显示器显示出来。只要接好电路图, 输出的数码即可在数码管中对应显示。
11
六. 心得体会
通过这次对数字钟的设计与制作，让我了解了设计电路的程序，也让我了解了关于数字钟的原理与设计理念，加强了我们动手、思考和解决问题的能力。在此次的数字钟设计过程中, 我更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法，巩固和加强了课本知识。认识来源于实践，实践是认识的动力和最终目的，实践是检验真理的唯一标准。
通过课程设计，我真正领略到“艰苦奋斗”这一词的真正含义，我想说，设计确实有些辛苦，但苦中也有乐。
对我而言，知识上的收获重要，精神上的丰收更加可喜。挫折是一份财富，经历是一份拥有。
通过这次课程设计，我懂得了理论与实际相结合是很重要的，只有理论知识是远远不够的，只有把所学的理论知识与实践相结合起来，从理论中得出结论，才能真正为社会服务，从而提高自己的实际运用能力和独立思考的能力。在设计的过程中遇到问题，可以说得是困难重重，这毕竟第一次做的，难免会遇到过各种各样的问题，同时在设计的过程中发现了自己的不足之处，对以前所学过的知识理解得不够深刻，掌握得不够牢固。
这次课程设计终于顺利完成了，在设计中遇到了很多专业知识问题，最后在老师的辛勤指导下，终于迎刃而解。同时，在老师的身上我们也学到很多实用的知识，在此表示感谢！同时，对给过我帮助的所有同学和老师表示衷心的感谢！
七、参考文献
[1] 康华光. 数字电子技术基础. 北京:高等教育出版社，2000
[2] 阎 石. 数字电子技术基础（第四版）. 北京：高等教育出版社，1998，11 [3] 高建新 雷少刚 电子技术实验与实训 北京：机械工业出版社，2006.8 [4] 高吉祥. 电子技术基础实验与课程设计. 电子工业出版社，2002 [5] 汤山俊夫. 数字电路设计与制作. 科学出版社 2005.4
[6] 陈 景 孙鹏 .数字电子技术基础与设计 大连理工大学出版社，2004.10
12