电子电工实验报告 罗望扬
电子电工课设实验报告
题 目:频率步进的数字正弦波信号源设计 姓 名: 罗望扬
专业班级: 电子信息工程1201
学 号: 0909120922
指导老师: 陈明义
完成时间: 2014年7月15 日
目录
☆ 前言……………………………………………………………3 ☆ 设计概述………………………………………………………6 ☆ 概要设计………………………………………………………6 ☆ 各单元电路详细设计…………………………………………8 ☆ 电路安装与调试………………………………………………14 ☆ 心得体会………………………………………………………16 ☆ 附件:元器件清单……………………………………………16 ☆ 参考文献………………………………………………………18
☆前言
1. 选题背景
信号源是根据用户对其波形的命令来产生信号的电子仪器。信号源主要给被测电路提供所需要的已知信号(各种波形),然后用其他仪表测量感兴趣的参数。函数发生器是一种常用的信号源,广泛应用于电子电路、自动控制和科学试验等领域。
[1].信号发生器是一种悠久的测量仪器,早在20年代电子设备刚出现时它就产生了。随着通信和雷达技术的发展,40年代出现了主要用于测试各种接收机的标准信号发生器,使信号发生器从定性分析的测试仪器发展成定量分析的测量仪器。同时还出现了可用来测量脉冲电路或用作脉冲调制器的脉冲信号发生器。由于早期的信号发生器机械结构比较复杂,电路比较简单,但功耗比较大,因此发展速度比较慢。直到1964年才出现第一台全晶体管的信号发生器。
[2].自60年代以来信号发生器有了迅速的发展,出现了函数发生器,这个时期的信号发生器多采用模拟电子技术,由分立元件或模拟集成电路构成,其电路结构复杂,且仅能产生正弦波、方波、锯齿波和三角波等几种简单波形,由于模拟电路的漂移较大,使其输出的波形的幅度稳定性差,而且模拟器件构成的电路存在着尺寸大、价格贵、功耗大等缺点,并且要产生较为复杂的信号波形则电路结构非常复杂。
[3].自从70年代为处理器出现以后,利用微处理器、模数转换器和数模转换器,硬件和软件使信号发生器的功能扩大,产生比较复杂的波形。这时期的信号发生器多以软件为主,实质是采用微处理器对DAC 的程序控制,就可以得到各种简单的波形。软件控制波形的一个最大缺点就是输出波形的频率低,这主要是由CPU 的工作速度决定的,如果想提高频率可以改进软件程序减少其执行周期时间或提高CPU 的时钟周期,但这些办法是有限的,根本的办法还是要改进硬件电路[15]。到了二十一世纪,随着集成电路技术的高速发展,出现了多种工作频率可过GHz 的DDS 芯片,同时也推动了函数波形发生器的发展。
随着现代电子、计算机和信号处理等技术的发展,极大地促进了数字化技术在电子测量仪器中的应用,使原有的模拟信号处理逐步被数字信号处理所代替,从而扩充了仪器信号的处理能力,提高了信号测量的准确度、精度和变换速度,克服了模拟信号处理的诸多缺点,数字信号发生器随之发展起来。
信号发生器作为电子领域不可缺少的测量工具,它必然将向更高性能,更高精确度,更高智能化方向发展,就象现在在数字化信号发生器的崛起一样。但作为一种仪器,我们必然要考虑其所用领域,也就是说要因地制宜,综合考虑性价比,用低成本制作的集成芯片信号发生器短期内还不会被完全取代,还会比较广泛的用于理论实验以及精确度要求不是太高的实验。因此完整的函数信号发生器的设计具有非
常重要的实践意义和广阔的应用前景。
2. 设计任务
设计一个简单的DDS 正弦波信号发生器,由开关控制,每按一次开关,频率增加100HZ ,具体要求如下:
输出信号的频率范围为100HZ-900HZ ,步进为100HZ 。 要求输出信号无明显失真
3. 可选方案
方案一:采用传统的直接频率合成DS 技术。这种方法能快速频率变换,具有低相位噪声等优点。但分离元件设计结构复杂,体积庞大,成本高,产生过多的杂散分量,不易于控制。
方案二:采用锁相环式频率合成器。利用锁相环,将压控振荡器Vco 的输出频率锁定在所需频率上。这种频率合成器具有很好的窄带跟踪特性,可以很好的选择所需频率信号,抑制杂散分量,并且省去大量的滤波器。但由于锁相环本身是一个惰性环节,锁定时间较长,故频率转换时间较长,而且正弦波的幅度,频率和相位都很难控制。 方案三:采用直接数字频率合成技术
(Direct Digital Frequency Synthesis ),相位累加器(PA ),正弦波查找表(即存放在只读存储器(ROM )中的相位码/幅度码转换表),数字/模拟转换器(DAC ),低通滤波器(LPF )组成。参考频率源是一个高稳定度的有源晶振,其输出信号为DDS 合成频率的基准频率,保证DDS 中的各部件同步工作,用频率控制字Fcw 来控制相位累
加器的累加次数,从而改变输出频率f0的高低。DDS 具有相对频带宽很宽,频率转换时间短,频率分辨高(最小值为0.042Hz )等优点,DDS 系列芯片全数字化结构高度集成,输出频率相位和频率连续,频率和相位及幅度均可实现程控,符合题目设计要求。
☆ 设计概述
1.DDS 的基本原理
DDS 技术是一种把一系列数字量形式的信号通过DAC 转换成模拟量形式的信号合成技术。目前使用最广泛的一种DDS 方式是利用高速存储器作查找表,然后通过高速DAC 产生已经用数字形式存入的正弦波。
DDS的理论基础是Shannon 抽样定理。抽样定理内容是:当抽样频率大于等于模拟信号频率的2倍时,可以由抽样得到的离散信号无失真地恢复原始信号。在DDS 中,这个过程被颠倒过来了。DDS 不是对一个模拟信号进行抽样,而是一个假定抽样过程已经发生且抽样的值已经量化完成,如何通过某种映射把已经量化的数值送到D/A及后级的LPF 重建原始信号的问题。
正弦输出的DDS 原理框图如图1所示。图中的系统时钟及参考频率
源为高稳定度的晶体振荡器,其输出用于DDS 中各器件同步工作。DDS 工作时,频率控制字FCW 在每一个 时钟周期内与相位累加器累加一次,得到的相位值(0~2π)在每一个时钟周期内以二进制码的形式去寻址正弦查询表ROM ,将相位信息转变成相应的数字化正弦幅度值,ROM 输出的数字化波形序列再经数模转换器(DAC )实现量化数字信号到模拟信号的转变,最后DAC 输出的阶梯序列波通过低通滤波器(LPF )平滑滤波后得到一个纯净的正弦信号。
输出信号的最小频率为
F min=Fc/2^n
DDS 的输出频率为
F max=(F max×Fc)/2^n
故当N 很大时,对于很大范围内的M 值,DDS 系统都可以在一个周期内输出足够的点,保证输出波形失真很小。
2. 元器件选择
(1). 相位累加器由加法器和寄存器构成,用两片74LS283级联成八 位加法器,寄存器选用8位寄存器74HC574。
(2). 将正弦函数表存放在可电擦除的EPROM ,用2864.
(3).D/A转换器采用DAC0832。
(4). 运算放大器0P37。
☆ 各单元电路详细设计
1.555脉冲产生电路
由图可知,振荡周期T=T1+T2。T1为电容充电时间,T2为电容放电时间。
充电时间
放电时间
矩形波的振荡周期
因此改变1R 、2R 和电容C 的值,便可改变矩形波的周期和频率。 对于矩形波,除了用幅度,周期来衡量外,还有一个参数:占空比q , 指输出一个周期内高电平所占的时间。
设电容的初始电压cU =0,t =0时接通电源,由于电容电压不能突变,所以高、低触发端THV =TLV =0
时比较器1A 输出由0变为1,R-S触发器的_DRQ的状态不变,u0的状态仍为低电平。
T2时刻,cu 下降到1\3VCC,比较器2A 输出由1变为0,R---S 触发器的_DR=1,DS=0,触发器处于1,定时器输出01u 。此时电源再次向电容C 放电,重复上述过程。
通过上述分析可知,电容充电时,定时器输出01u, 电容放电时,0u 0,电容不断地进行充、放电, 输出端便获得矩形波。多谐振荡器无外部信号输入, 却能输出矩形波, 其实质是将直流形式的电能变为矩形波形式的电能。
2.BCD 数码管译码电路
共阴极数码管使用538芯片实现译码,在八号窗口加一个500欧姆的电阻接地,防止数码管被烧坏。
3. 相位累加器
加法器是产生数的和的装置。加数和被加数为输入,和数与进位为输出的装置为半加器。若加数、被加数与低位的进位数为输入,而和数与进位为输出则为全加器。常用作计算机算术逻辑部件,执行逻辑操作、移位与指令调用。在电子学中,加法器是一种数位电路,其可进行数字的加法计算。在现代的电脑中,加法器存在于算术逻辑单元(ALU )之中。 加法器可以用来表示各种数值,如:BCD 、加三码,主要的加法器是以二进制作运算。
多位加法器的构成有两种方式:并行进位和串行进位方式。并行进位加法器设有并行进位产生逻辑,运行速度快;串行进位方式是将全加器级联构成多位加法器。通常,并行加法器比串行加法器的资源占用差距也会越来越大。 我们采用4位二进制并行加法器作为折中选择,所选加法器为4位二进制先行进位的74LS283,它从C0到C4输出的传输延迟很短,只用了几级逻辑来形成和及进位输出,由其构成4位二进制全加器,并用proteus 进行仿真。
4. 正弦函数表存储电路
用EPROM 存放正弦函数表,其存储容量为512KB ,共16位输入,去其低八位作为相位寻址线,其他引脚接低电平。
5.D/A转换电路 根据对DAC0832的数据锁存器和DAC 寄存器的不同的控制方式,DAC0832有三种工作方式:直通方式、单缓冲方式和双缓冲方
式。
DAC0832引脚功能电路应用原理图DAC0832是采样频率为八位的D/A转换芯片,集成电路内有两级输入寄存器,使DAC0832芯片具备双缓冲、单缓冲和直通三种输入方式,以便适于各种电路的需要(如要求多路D/A异步输入、同步转换等) 。D/A转换结果采用电流形式输出。若需要相应的模拟电压信号,可通过一个高输入阻抗的线性运算放大器实现。dac0832应用电路图
DAC0832引脚功能说明:
DI0~DI7:数据输入线,TLL 电平。
ILE :数据锁存允许控制信号输入线,高电平有效。
CS :片选信号输入线,低电平有效。
WR1:为输入寄存器的写选通信号。
XFER :数据传送控制信号输入线,低电平有效。
WR2:为DAC 寄存器写选通输入线。
Iout1:电流输出线。当输入全为1时Iout1最大。
Iout2: 电流输出线。其值与Iout1之和为一常数。
6. 低通滤波器 利用电容同高频阻低频, 电感通低频阻高频的原理. 对于需要截止的高频, 利用电容吸收电感、阻碍的方法不使它通过, 对于需要的低频,利用电容高阻、电感低阻的特点是它通过。容许低于截至频率的信号通过, 但高于截止频率的信号不能通过的电子滤波装置。让某一频率以下的信号分量通过,而对该频率以上的信号分量大大抑制的电容、电感与电阻等器件的组合装置。
☆ 电路安装与调试
1. 电路的焊接
第一天首先在一块小板上用电烙铁练习焊接,第二天领到实验所用电路板后,首先在电路板上确定芯片的大概位置,并将芯片底座焊接上去,我们两人分工合作,我主要负责焊接电路,另一人主要在面包板上负责芯片的调试。
2. 电路的调试
首先确定每个芯片都是正常可用的,然后分模块测试芯片。确保每个模块都是正常工作的,再将各个模块连接在一起。
测试顺序是:(1).555脉冲产生电路
(2).74LS192及译码器和数码管
(3).2864和DA0832 问题一:555定时器输出频率不是理想频率
解决方法:改变555定时器中接入的电阻阻值,一点一点调节频率,使得频率渐渐逼近理想的频率值,因为电容的不稳定性,频率不可能达到理想值,但是要尽可能的逼近。
问题二:数码管接上后数字不能显示完全
解决方法:经过仔细检查,发现数码管有两个管脚出现焊接错误,将错的两个管脚重新焊接,最终数码管可以正常工作了。 问题三:调试时,板子出现了短路
解决方法:经判断,最有可能是电源线或者地线短路。用万用表测量结点之间的电压和电流,若电流的数值超出正常范围,则为这两个结点之间可能出现焊接错误。最终得到解决。
问题四:寄存器输出端有的有方波有的没有
解决方法:检查电路图和焊接的管脚,看看是否是焊接时焊错了管脚,从而出现此类问题,需要一根根的排除连线,还应该检查是否有虚焊
或者在焊接时由于锡的量过多将不相干的管脚焊到了一起,在不懈努力下,经过三次重新焊接出现了方波。
☆ 心得体会
经历了五天艰难的实验,基本每晚都要在实验室加班,终于完成了此次课程设计,但也算不上真正完成,虽然每一个小的模块功能基本都能实现,但却没能最后得出小误差的正弦波来,算是一个小小的遗憾,但这次的收获却是无与伦比的虽然我们用焊接比起用面包板的同学的确有难度,但也正是多出的这些难度让我们在面对一个新事物时有了战胜困难的勇气,人人都有第一次,下一次一定能做得更好。 在选完题后才得知一不小心选到了最难的第一题,但心里也充满了成就感,焊的前一两个不是很匀称甚至虚焊,但稍微摸索几次之后就能摸透它的规律,PS :(因为一直由我在焊接,眼镜光荣牺牲在炙热的电烙铁之下,手也烫伤了,但绝没有变电懊悔哈哈哈,反而觉得是锻炼的烙印)。
在焊接的走线问题上,为了使正面的线路看上去更加简洁也避免正面焊点过多而产生短路,除了将电源线和地线接在背面,在一些复杂的地方选择将线铺在反面,减缓正面的压力。但也因为如此,在检查电路接线是否正确时麻烦了不少,虽然正面很简洁,但反面过于复杂。
在接线后的调试方面,克服了不少困难,首先是短路问题,还有电阻电容选择问题。
通过这次课程设计深刻感觉到了自己知识和自学能力的不足,我是个很喜欢动手的人,以后要加强对书本知识的巩固,再把动手和理论结合起来。
☆ 附件:元器件清单
1、555定时器
2、74LS161
3、74LS47
4、74LS283
5、74LS194
6、DAC---0832
7、EEPROM-----2864
8、数码管
9、74LS00
10、电容
11、电阻
12、按钮开关
13、导线若干
1 1 2 2 1 1 3 1 5 5 1 1
☆ 参考文献
陈明义 《数字电子技术基础》 中南大学出版社 2009年1月 张静秋《电路与电子技术实验教程》中南大学出版社 2013年1月 鲍景富 《高频电路设计与制作》 电子科技大学出版社