集成电路工艺原理期末论文
期末考试特殊考试方式
电子科学与技术学院
集成电路工艺原理
期末成绩考核报告
姓名:
学号:
1)在离子注入工艺中,有一道工艺是”沟道器件轻掺杂源(漏)区”,其目的是减小电场峰植和热电子效应!请详尽解释其原理。 【10分】
对于一定沟道掺杂浓度的M o s 器件而言, 当沟道长度减小、源漏结的耗尽宽度可与沟道长度相比拟时( 沟道长度达到亚微米),沟道中的电位分布由横向电场凡和纵向电场凡同时控制, 因此电位分布是两维的, 长沟道近似( 即Ex>>Ey) 不再有效。由于这种短沟道效应而引起的两维电位分布会引起阂值电压降低且与沟道长度和漏压有关, 源漏发生穿通而使源漏击穿电压下降, 亚阂值电流增大,在饱和区, 电流无法饱和。当电场增加时, 沟道迁移率变小并且变得与电场强度有关, 最后, 载流子速度达过饱和。当电场进一步增加时漏区附近产生载流子多次再生效应, 产生热载流子, 使衬底电流增加和产生寄生的双极晶体管效应. 高电场也使热载流子向栅氧化层中注入, 导至氧化层陷阱电荷和界而陷阱电荷增加, 亚阐值电压漂移, 亚闺值电流增加, 跨导退化。因为这些短沟道效应, 使器件性能变坏, 可靠性下降, 甚至不能正常工作。所以,要研制短沟道器件, 就必须消除或减小这些效应, 使短沟道器件具有高速、低功耗、高密度的优点。为减小上述效应, 从原理上看, 就要减小漏端电场当然, 减小工作电压也可以减小漏端电场, 但工作电压不能等比例下降.因此, 只有改变器件的结构, 使漏端电场下降以抑制短沟道效应。
轻掺杂漏区(LDD)结构用栅作为掩膜中低剂量在栅下紧贴沟道区边缘注入形成(n-或p-注入),随后是大剂量的源漏注入(n+或p+注入)。源漏注入用栅氧化物侧墙作为掩膜。在高浓度源漏区和低浓度沟道区之间形成渐变的浓度梯度,使本体的+n 漏区离开高场区, 有效的减小了漏端电场的峰值,减少了热载流子,解决了短沟道效应这一难题。
2)在电极形成工艺中,用到金属Ti,请详尽说明金属Ti的相关工艺, 以及金属Ti在相关电极结构中的作用。 【10分】
1、双辉等离子表面冶金Ti-Cu阻燃合金的制备工艺 利用双层辉光离子渗金属技术,在Ti-6Al-4V的表面渗入Cu元素,在其表面形成Ti-Cu阻燃合金层。合适的工艺参数为:渗铜3.5h,渗层厚度可达到200um以上。阻燃合金层的成分呈梯度分布,显微组织为基体组织加弥散分布的Ti2Cu金属间化合物。
2、电化学还原TiO2制备金属钛的工艺
采用熔盐电解法,在熔盐CaCl2中以烧结TiO2为阴极,石墨棒为阳极制备出金属钛。
3、钛及钛合金熔炼技术工艺
工业化生产中最有历史的并且最常用的钛熔炼设备是VAR炉(真空电弧熔炼炉),今年来发展最快的是电子束冷床熔炼炉和等离子束冷床熔炼炉,首先是用电子束,然后是离子束,随后该技术快速发展并加入到了过去由VAR熔炼主导的工业领域中。
金属钛在电路中的作用:
钛金属在CMOS制作过程的接触形成工艺中可以使硅和随后淀积的导电材料更加紧密地结合起来。钛的电阻很低,同时能够与硅发生充分反应。当温度大于时,钛跟硅发生反应生成钛的硅化物。钛和二氧化硅不发生反应,因此这两种物质不会发生化学的键合或者物理聚合。因此钛能够轻易的从二氧化硅表面除去,而不需要额外掩膜。钛的硅化物在所有有源硅的表面保留了下来。
1、 金属钛淀积:一薄阻挡层金属钛衬垫于局部互连沟道的底部和侧壁上。这一层钛充当了钨与二氧化硅间的粘合剂。
2、 氮化钛淀积:氮化钛立即淀积于钛金属层的表面充当金属钨的扩散阻挡层。
3)在超大规模集成电路刻蚀工艺中,会出现侧壁的横向钻刻现象,如何在工艺中改善此现象。【10分】
理想的光刻以后的蚀刻工艺希望是单方向、垂直向下的,即希望它是各向异性的。但实际的蚀刻都不仅仅是单向的;还有横向腐蚀。由于刻蚀的各向同性,导致在刻蚀中侧壁会出现横向钻刻的现象。为了改善这种现象我们可以采取以下措施:
图3-1 硅的各向异性刻蚀
1. 在湿法(化学)刻蚀的时候,我们选择的化学腐蚀剂应该对某个晶面的腐蚀速率与其它晶面存在明显的差异;即具有明显的各向异性腐蚀性能,例如,一种由水与乙烯二胺临苯二酚 (EDA:ethylene diamine pyrocatechol)组成的腐蚀液,在100℃下在垂直于硅的,和晶面方向的腐蚀速率分别是50: 30: 3(mμ/h)。这样,由于 的晶面法线方向的腐蚀速率特别低,由各向异性腐蚀结果,(假设腐蚀出的孔腔的边界就是的晶面,衬底是晶面)如图3-1所示, 则获得很好的垂直向下的蚀刻结构。同时在腐蚀反应之后的产物应该能够溶解于反应溶液里,能轻易的被带走,而不以不溶粒子的形式停留在沟道里,损坏侧壁形成横向钻刻。
2. 除了用溶液刻蚀,还可以用气体腐蚀剂的化学反应来进行刻蚀(气相刻蚀) 。同时要求反应生成物要是气体,能轻易被带走。虽然在高气压下,气相反应的腐蚀趋向是各向同性的,但我们可通过控制气流喷出的方向对腐蚀的方向性有所控制,从而防止横向钻刻现象。
3. 利用溅射刻蚀(干法刻蚀),利用电场对等离子体进行引导和加速,使其具备一定能量,当其轰击被刻蚀物的表面时,会将被刻蚀物材料的原子击出,从而达到利用物理上的能量转移来实现刻蚀的目的,它的方向性很强,可以做到各向异性刻蚀,能够有效的防止横向钻刻现象,但不能进行选择性刻蚀 ,如图3-2所示。
图3-2 溅射的物理过程示意图
4.在刻蚀过程中我们还可以加入侧壁钝化气体,例如,C4F8,通过在刻蚀过程中引入少量的O2,使得在刻蚀Si深槽过程中侧壁形成由氧离子辐照产生的SiO2薄膜和CFx聚合物淀积产生的双层保护层,强烈保护Si槽侧壁不被刻蚀,保证了良好的各向异性刻蚀。
4)对比说明正性光刻胶和负性光刻胶在曝光过程中各自的优缺点。
【10分】
1. 负性光刻胶
负性光刻胶。树脂是聚异戊二烯,一种天然的橡胶;溶剂是二甲苯;感光剂是一种经过曝光后释放出氮气的光敏剂,在紫外线的曝光下,产生的自由基在橡胶分子间形成交联,变硬。从而使曝光后的光刻胶不溶解于显影液当中。未曝光的负性光刻,由于未发生交联,因此很软可以溶解于溶剂当中。
负性的光刻胶具有良好的粘附能力、良好的阻挡作用、同时感光速度很快,是最早的光刻胶;但是曝光交联的光刻胶在清洗的过程中会吸收显影液膨胀和变形。所以只能用于2μm的分辨率。
2. 正性光刻胶
正性光刻胶。树脂是一种叫做线性酚醛树脂的酚醛甲醛,提供光刻胶的粘附性、化学抗蚀性,它在感光剂重氮萘醌(DNQ)--一种强烈的溶解抑制剂的溶液下,难以溶解于显影液当中。但是在紫外线的曝光后,DNQ在光刻胶中化学分解,成为溶解度增强剂,大幅度提高显影液中的溶解度因子至100或者更高。这种曝光反应会在DNQ中产生羧酸,它在与碱性的显影液进行中和反应迅速的溶解于显影液当中。
正性光刻胶的曝光区域更加容易溶解于显影液。它的分辨率高可以达到0.5μm、台阶覆盖好、对比度好,取代了负性光刻胶是当今主要用的光刻胶;但是粘附性差、抗刻蚀能力差、而且成本也比较高。
5)请尽可能详细阐述一般在集成电路工艺中有几种沾污,以及每种沾污对Si集成电路器件特性的影响和相应的洗净工艺技术。 【15分】
一般在集成电路工艺中有五种玷污:1.颗粒2.金属杂质3.有机物玷污4.自然氧化层5.静电释放
1. 颗粒:颗粒是能够粘附在硅片上的小物体。悬浮在空气中传播的颗粒被称为浮质。如图5-1,为各种颗粒的相对尺寸分布图。
图5-1 颗粒相对尺寸
在半导体制造中,可以接受的尺寸的粗糙度尺寸的粗略法则是它必须小于最小器件特征尺寸的一半,大于这个尺寸的颗粒会引起致命的缺陷从而器件报废。在集成电路中最小的特征尺寸为0.18μm,人体头发的直径是它的500倍,如图5-2所示。
图5-2 人类头发对0.18微米颗粒的相对尺寸
它能够造成Si集成电路器件之间的开路以及短路。而且它还很有可能是金属杂质.有机物玷 自然氧化层以及静电释放的玷污来源。在硅片上越高的颗粒密度,越发容易产生这类致命的缺陷。
2. 金属杂质:半导体工艺制作中金属化合物也是一种玷污源。危害半导体工艺的典型金属杂质 碱金属。碱金属普遍存在于我们常见的化学物品和工艺当中,它们来自于IA族,是极端活泼的元素,它们非常容易失去一个电子成为阳离子,与非金属阴离子反应形成离子化合物。如图5-3为典型的金属杂质元素。
图5-3典型的金属杂质元素
一般来说金属玷污有两种来源,第一种是雷子化学溶液或者半导体制造中的各种工序;另一种是化学品同传输管道和容器的反应。例如,CO气体能与不锈钢反应生成镍的四羟基化物颗粒分布在硅表面。这些颗粒可以导致器件的缺陷增加。
金属可以通过两种途径淀积在硅片的表面上。第一种途径,金属通过金属离子与位于硅片表面的氢原子的电荷交换而被束缚在硅表面上,这类金属杂质很难消除。第二种途径,当表面氧化时金属杂质分布于氧化层内,只能通过去除硅片表面的氧化层来去除。所以氧化工艺的洁净度是非常关键的。
金属离子在半导体材料中是高度活动性的,被称为可动离子玷污(MIC)。它能够严重损害器件的电学性能和长期可靠性。未经处理的化学品中的钠是典型的,最为普遍的MIC之一,一个食盐单个晶粒足以破坏5000个硅片(150mm直径)表面上的芯片。
金属杂质能够带来许多的问题。它能够导致半导体制造中器件成品率的减少,包括氧化物-多晶硅栅结构中的结构性缺陷。同时还包括PN结上泄漏电流的增加以及少数载流子寿命的减少。MIC玷污能够改变开启晶体管所需要的阈值电压。如图5-4。由于MIC性质活泼,它们可以再电学测试和运输很久以后沿着器件移动,引起器件在使用期间失效。
图5-4 MIC改变阈值电压
3. 有机物玷污:指的是包含碳的物资,几乎总是同碳自身及氢结合在一,有时候也和其他元素 结合在一起。有机物玷污的来源有细菌,润滑剂,蒸气,清洁剂,溶剂和潮气等。
有机物玷污主要带来了两种问题。第一,在特定工艺条件下,微量有机物玷污能降低栅氧化层 材料的致密性。第二,它们还能够使硅片表面清洗不彻底,这种情况是的诸如金属杂质之类的玷污在清洗之后仍完整保留在硅片表面上。
4. 自然氧化层:指的是暴露于室温下的空气或含溶解氧的去离子水中,硅片表面被氧化。硅片最 初的自然氧化层生长始于潮湿。当硅片表面暴露在空气中时,一秒钟内就会有几十层水分子吸附在硅片上并渗透到硅表面,这引起硅表面甚至在室温下就发生氧化。
自然氧化层很可能妨碍其他工艺步骤,如硅片上单晶薄膜的生长和超薄栅氧化层的生长,所以硅表面五自然氧化层对半导体性能和可靠性是非常重要的。自然氧化层也包含了某些金属杂质,他们可以向硅中转移并且形成电学缺陷。
自然氧化层引起的另一个问题在于金属导体的接触区,接触是的互联线与半导体器件的源区及漏区保持电学链接。如果自然氧化层存在,将增加接触电阻,减少甚至可能阻止电溜流过。如图
5-5.
图5-5 自然氧化层
5. 静电释放(ESD):因为它是静电荷从一个物体向另外一个物体未经控制地转移,可能损坏微芯 片。ESD产生于两种不同静电势的材料接触或摩擦。带过剩负电荷的原子被相邻的带正电荷的原子吸引。
半导体制造中特别容易产生静电释放,因为硅片加工保持在较低的湿中,这种条件极其容易发生静电,虽然可以增加相对湿度,但是也同时会增加侵蚀带来的玷污,因而不可行。
尽管ESD发生时转移的静电总量很小,但是放电的能量基类在硅片很小的一个区域内就可以产生超过1A的峰值电流,简直可以蒸发金属导体连线和穿透氧化层,同时还有可能及攒栅氧化层。ESD带来的另一个重大问题在于,一旦硅片表面有了电荷积累,它产生的电场就能吸引带电颗粒或极化并吸引中性颗粒到硅片表面。所以为减小颗粒玷污,硅片放电必须得到控制。
集成工艺洗净工艺技术:1.RCA清洗2.超声清洗3.兆声清洗4.离心清洗5.气相干洗6.UV/O3清洗7.等离子体基干法清洗8.低温喷雾清洗9.螯合剂
1. RCA清洗
工业标准湿法清洗工艺。RCA湿法清洗由一系列有序的浸入两种不同的化学溶液组成:1号标准清洗液(SC-1)和2号标准清洗液(SC-2)。用在湿法清洗中的典型化学品以及它们去除的玷污列于表
5-6.
表5-6硅片湿法清洗化学品
1号标准清洗液(SC-1) 如图表5-6所示,SC-1清洗液时碱性溶液,能够去除颗粒和有机物质。 对于颗粒,SC-1湿法清洗可以通过用过氧化氢氧化颗粒,使颗粒分裂并溶于SC-1溶液中。如图5-7所示。
图5-7 颗粒在SC-1氧化并溶解
同时SC-1湿法清洗还可以通过电学排斥来实现。氢氧化铵的氢氧根腐蚀并附着在硅片表面,积累负电荷。表面和颗粒上的负电荷是的颗粒从表面排斥并进入SC-1溶液。而且还能阻止重新淀积。 如图5-8所示。
图5-8 颗粒通过负电排斥而去除
2号标准清洗液(SC-2) SC-2湿法清洗工艺用于去除硅片表面的金属。为了去除硅表面的金属(和某些有机物)玷污,必须使用高氧化能力和低PH值的溶液。在这种情况下,金属成为离子并溶于具有强烈氧化效应的酸液中。清洗液就能从金属和有机物玷污中俘获电子并氧化它们。电离的金属溶于溶液中,而有机杂质被分解。
Piranha配料 Piranha是一种强效的清洗溶液,它联合使用硫酸和过氧化氢去除硅表面的有机物和金属杂质。
HF步骤 许多清洗方法都是最后一步把硅片暴露于氢氟酸,以去除硅表面的自然氧化层。HF浸泡之后,硅片表面完全被氢原子终止,在空气中具有很高的稳定性,避免了再氧化。 化学蒸气清洗 用化学蒸气也可以去除工艺室内单个硅片上的残存氧化物和金属玷污。
总的来说,RCA清洗工艺是现今主流的清洗工艺,它能够有效的清洗颗粒.金属杂质.有机物玷污以及自然氧化层。如今没有其他任何工艺可以完全代替RCA清洗工艺。
2.超声清洗
超声清洗是利用声能振动槽底,其振动频率大于20kHz。硅片置于槽内液体中,能由振子通过槽底传给液体,并以声波波前的形式通过液体。振动足够强时,液体被撕开,产生许许多多的微空腔,叫
空腔泡。超声清洗的能量就存在于这些泡中,泡遇到硅片表面将崩溃。巨大的能量将起到清洗的作用。 超声清洗主要用在切磨后除去大粒子,随着粒子尺寸的减小,清洗效果下降。为了增加超声清洗效果,有时在清洗液中加入表面活性剂。但表面活性剂和其它化学试剂一样,也是脏的有机物。无机物被除去后,化学试剂本身的粒子却留下了。同时由于声能的作用,会对片子造成损伤。
3.兆声清洗
兆声清洗也是利用声能进行清洗 ,但其振动频率更高,约为850kHz,输出能量 密度为2~5W/cm2 ,仅为超声清洗能量密度的1/50。因为兆声的频率很高,不是产生空腔泡,而是产生高压波。它以850kHz的频率在片子表面推动粒子。片架中的硅片在液体中机械运动,使硅片在波中进出,这样增加了去除粒子的均匀性,尤其对去除粒度
兆声清洗为了达到可湿性的目的,亦常使用表面活性剂,使粒子不再沉积在表面上。兆声清洗的频率较高,不同于会产生驻波的超声清洗。兆声清洗不会损伤硅片。同时在兆声清洗过程中,无机械移动部件。因此可减少在清洗过程本身所造成的沾污。
4.离心喷洗
离心喷洗是浸型清洗的变型。各系统分别贮于不同的化学试剂,在使用时到达喷口之前才混合,使其保持新鲜,以发挥最大的潜力,这样在清洗时会反应最快。离心喷洗时片子离心转至偏心位置,喷雾至表面。片室先转,再慢停,再反转,以获得均匀的清洗效果。用N2喷时使液体通过很小的喷口,使其形成很细的雾状,雾至表面达到清洗的目的。
此方法适用于除去氧化膜或有机物。因为化学物质在硅片表面停留的时间比较短,对反应需要一定时间的清洗效果不好。在喷洗过程中所使用的化学试剂很少,对控制成本及环境保护有利。
5.气相干洗
MMST(微电子制造科学与技术)计划的片清洗目标为单片气相干洗工艺。目的是为了全替代湿式清洗工艺。HF气相干洗技术成功地用于去除氧化膜、氯化膜和金属后腐蚀残余,并可减少清洗后自然生长的氧化膜量。
气相干洗是在常压下使用HF气体控制系统的湿度。先低速旋转片子,再高速使片子干燥,HF蒸气对由清洗引起的化学氧化膜的存在的工艺过程是主要的清洗方法,有广泛的应用前景。另一种方法是在负压下使HF挥发成雾。低压对清洗作用控制良好,可挥发反应的副产品,干片效果比常压下好。并且采用两次负压过程的挥发,可用于清洗较深的结构图形,如对沟槽的清洗。
气相干洗可去除硅片表面粒子并减少在清洗过程中的沾污,它是“粒子中性”的。在HF干洗工艺之后不需用DI水浸。无水HF气相清洗已在生产中广泛用于工艺线后端溶剂清洗。其联机能力也是重要优点。
但不要指望气相干洗在所有场合都能成功。虽然HF蒸气可除去自然氧化,但不能除去金属沾污。但在HF清洗后,用DI水浸,可除去可溶金属物质。气相清洗用于掺杂氧化膜也有危害,掺杂剂残留物可作为粒子而存在。这就需要用传统清洗法除去掺杂剂分子。
6. UV/O3清洗
在氧存在的情况下,使用来自水银石英灯的短波UV照射硅片表面,是一种强有力 的去除多种 污的清洗方法。
水银石英灯灯管为蛇形状,管互相平行 组成面形。输出波长分别为185μm和254μm 的两种光。 此两种光所占的比例为5%和 95%。波长为185μm的光能被空气中的氧所 吸收,其中的一部分转换成臭氧。臭氧是非常强的氧化物质。有机沾污,如含碳的分子 被氧化。波长为254μm的光能被有机沾污 所吸收,使之破裂,放出CO、CO2和H2O。
此方法对除去大多数的有机沾污有效,但对去除无机沾污和金属沾污效果不佳。报道指出,此方 法用于SC21/SC22/HF2H2O之后,氧化工艺之前,可改善氧化层质量。
此方法适用于除去氧化膜或有机物。因为化学物质在硅片表面停留的时间比较短,对反应需要一定时间的清洗效果不好。在喷洗过程中所使用的化学试剂很少,对控制成本及环境保护有利
7. 等离子体基干法清洗
如今,干等离子体技术已经用来去除有机光刻胶,或作为工艺设备中的集成预处理步骤去除自 然氧化层。其中一个例子如微波下游等离子体工艺。这种等离子体能够去除残余薄膜,包括有机材
料、金属和其他无机成分。
8. 低温喷雾清洗
低温喷雾清洗的原理时,充分冷却气体直至形成固体冰粒,喷射到硅片表面去除颗粒玷污。当 氩氮混合物经一个喷嘴列阵时,氩的冷却通过真空室内的膨胀冷却完成。氮用来稀释氩并且控制固体氩粒子的直径。
9. 螯合剂
螯合剂用来结合并去除金属离子。一旦这种螯合剂,如(EDTA)加入到清洗液中,就能减少溶液 中金属的再沉淀。它通过改变着类金属的氧化还原势以此目的。
综上所述,我们可以得出结论:1.去除颗粒可以用RCA清洗.超声清洗.兆声清洗.等离子体基干法清洗.低温喷雾清洗。2.去除金属杂质可以用RCA清洗.气相干洗.等离子体基干法清洗.螯合剂。
3.有机玷污可以用RCA清洗.离心清洗.UV/O3清洗.等离子体基干法清洗。4.去除自然氧化层可以用RCA清洗.离心清洗.气相干洗.UV/O3清洗.等离子体基干法清洗。5.静电释放可以通过接地、隔离、预防三个方面入手。他们都与洗净工艺无关,所以在此不做详细解答。
6) Intel基于HKMG技术实现了45nm及其以后的处理器的生产。请通过查阅资料,阐述你对前栅极(gate-first)和后栅极(gate-last)两种新一代栅极堆栈工艺方法的理解。【15分】
随着晶体管尺寸的不断缩小,HKMG(high-k绝缘层+金属栅极)技术几乎已经成为45nm以下级别制程的必备技术.不过在制作HKMG结构晶体管的 工艺方面,分别有以IBM为代表的Gate-first(先栅极)工艺流派和以Intel为代表的Gate-last(后栅极)工艺流派,尽管两大阵营均自称只有自己的工艺才是最适合制作HKMG晶体管的技术,但一般来说使用Gate-first工艺实现HKMG结构的难点在于如何控制 PMOS管的Vt电压(门限电压);而Gate-last工艺的难点则在于工艺较复杂,芯片的管芯密度同等条件下要比Gate-first工艺低,需要设 计方积极配合修改电路设计才可以达到与Gate-first工艺相同的管芯密度级别。
Gate-first: 采用Gate-first工艺制作HKMG结构时却有一些难题需要解决。一些专家认为,如果采用Gate-first工艺制作HKMG,那么由于用来制作high-k绝缘层和制作金属栅极的材料必须经受漏源极退火工步的高温,因此会导致PMOS管Vt门限电压的上升,这样便影响了管子的性能。
台积电的技术高管蒋尚义则表示,类似的难题业界在20年前便曾经经历过:“当时业界同样曾经发现N+掺杂的PMOS栅极材料会造成Vt电压较高,这样业内一些公司便开始向沟道中掺杂杂质以压低Vt,结果却带来了很多副作用,比如造成短通道效应更为明显等等。”而目前使用Gate-first工艺制作HKMG晶体管的方案的情况则与此非常类似,尽管人们可以采用加入上覆层等方式来改善Gate-first工艺容易造成Vt过高的问题,但是加入上覆层的工艺却非常复杂和难于掌握。
而持不同观点的专家,包括GlobalFoundries公司的技术总监John Pellerin等人则强调Gate-first工艺不需要电路设计方在电路设计上做太多更改,而且性能上也完全能够满足32/28nm节点制程的要求。
目前Gate-first解决方案工艺虽然不好控制Vt,但也不是完全没有办法,其主要的手段是通过设置 一定厚度的high-k绝缘体上覆层(cap layer)来实现,这种方案需要在high-k层的上下位置沉积氧化物薄层。比如在NMOS管中,便需要在high-k层的上部沉积一层厚度小于1nm的 La2O3薄层,以达到调整Vt电压的目的;而在PMOS管中,则需要通过蚀刻工步将这一层薄层去掉,换成 Al2O3材质的薄层,这样便需要复杂的工艺来控制如何在PMOS管中将这一薄层去掉而不影响到NMOS的上覆层。PMOS器件上Al2O3盖帽层被用来控制Vt。如图所示6-1.
图6-1 盖帽层能够提高先栅极工艺中栅叠层的Vt
他表示:”NMOS管的上覆层需要采用La2O3材料制作,而PMOS管则需要用Al2O3来制作上覆层,这样就需要在NMOS管的上覆层上覆盖一层光阻胶,然后再用显影+蚀刻方式去掉沉积在PMOS管中的La2O3,不过处理完成之后要除去覆盖在厚度小于1nm的La2O3 上覆层上的光阻胶时,由于上覆层的厚度极薄,因此如果不能小心控制就会对上覆层造成一定的损坏,这就要求厂商具备非常高超精密的去胶工艺。“
Gate-last: 对瑞萨等开发低功耗器件的公司而言,也许Gate-first工艺是目前较好的选择。这类器件一般对Vt值和管子的性能并没有太高的要求。不过当产品的制程节点发展到28nm以上级别时,这些公司便需要转向Gate-last,对以追求性能为主的厂商而言,Gate-last则是必然之选。
因此台积电干脆选择转向Gate-last工艺,不过Gate-last工艺实施时如果想保持与Gate-first工艺产品的管芯密度近似,需要设计方对电路Layout进行重新设计。
ASM公司的外延产品和ALD(原子层淀积)业务部经理Glen Wilk则表示业内已经就gate-first与gate-last之间在性能,复杂程度和成本方面的优劣对比争执了许久,“不过我认为随着产品制程尺寸的进一步缩小,gate-last工艺的优越性开始逐步体现,由于这种工艺的栅极不必经受高温工步,因此厂商可以更加自由地设置和调配栅电极材料的功函数值,并很好地控制住管子的Vt电压。”
7) 等离子体是现代集成电路工艺中不可或缺的加工手段和材料,根据你的理解和对查阅到的资料的学习,请就在集成电路工艺中等离子体的发生方法以及有哪些工艺用到它,进行详细的阐述。【15分】
等离子体是一种中性、高能量、离子化的气体,包含中性原子或者分子、带电离子和自由电子。
等离子体的发生方法:
(1) 气体放电等离子体
图7-1 典型气体伏-安特性
等离子的产生方法以气体放电法最为普遍,通常把在电场作用下气体被击穿而导电的物理现象称为气体放电,通过此种方式产生的等离子体叫做气体放电等离子体。
图7-1 是典型气体放电伏-安特性曲线。如图所示,气体放电的主要形式有:汤生放电、电晕放电、辉光放电、弧光放电、火花放电等。下面根据伏-安特性曲线简单介绍各种放电形式的特性:
1. 汤生放电理论:主要研究的是放电从非自持放电转变到自持放电的过程,也称为气体的
击穿过程或着火过程。它是研究气体放电的最简单、最基本的理论。非自持放电是指存在外置电离源的条件下放电才能维持的现象;自持放电是指去掉外置电离源的条件下放电仍能维持的现象。当端电压增加到某一个临界值,放电电流突然增大,气体被击穿。根据帕刑定律,气体击穿时所需电压为:
在气体种类和电极材料、结构确定的情况下,式中A、B 和γ 都是可知的常数,击穿电压只与气体压强 P 和极间距离 d 有关。研究汤生放电是进行等离子体反应器结构设计、研究等离子体特性的基础。
2.电晕放电(corona discharge)是指:在电极两端加上较高但未达到击穿的电压时,如果电极表面附近的电场很强,就会形成不均匀电场,电极附近的气体介质会被击穿,绝缘被破坏,在电极周围产生昏暗辉光,称为电晕放电。特别是当电极曲率半径很小时(如针尖、细丝或边棱),电极附近电场强度很高,就容易发生电晕放电。电晕放电是一种非自持的暗放电,电荷粒子在放电空间中是均匀分布的。
3.辉光放电(glow discharge)是指:在大面积电极间加上高于气体击穿电位的电压时,在两极间形成不同形式的多个放电区域,同时等离子体激发碰撞产生可见光。辉光放电是一种自持放电,它主要靠正离子撞击阴极而产生的二次电子发射来维持。辉光放电法还可以细分为直流辉光放电和射频辉光放电:
①直流辉光放电(DC glow discharges)
直流辉光放电是在低气压下,在两个电极之间加上直流电压,使得放电腔体中的游离电子在电场的作用下加速,与中性气体分子剧烈碰撞电离形成等离子体。
辉光放电区域由发光部分和暗区部分组成。在放电过程中,当外加足够高的电压时,电子能够获得足够的能量维持持续的放电,放电电流增大。此外,离子在电场作用下撞击阴极会引发二次电子发射,电子在向阳极运动的过程中与气体分子发生碰撞,使得气体电离和放电过程得以持续。 其中,击穿电压(breakdown)也称域值电压J^,可以表示为:
VT=
式中:P——系统压力;
d——放电间距
; 和是与气体性质有关的常数。
直流辉光放电等离子体自身具有以下特点:需要直流高压电源,电极成本高,且电极裸露,会在放电过程中产生电极腐蚀;放电腔体的形状和构造影响放电特性,需要对其结构进行优化;电极材料会对等离子造成污染;此外,直流辉光放电等离子体产生的能量大部分用于升高材料的温度,耗费的功率较大,参数的独立性也会受到一定限制,处理绝缘材料比较困难。
②射频辉光放电
图7-2放电回路
图7-3 VS的变化
如果将图7-2中的放电回路接在射频电源上就成为射频辉光放电等离子体系统。由于两电极实际上组成了一个电容,故称该藕合方式的等离子体为电容藕合射频辉光放电等离子体〔绷。放电开始时,绝缘样品表面的电位将随交流频率的控制不断变化。当它处在负电位时,将受到离子电流的轰击而充电如图7-3;当它处在正电位时,将受到电子电流的轰击,也会导致电位大幅度下降。由于等离子体中电子迁移率远远大于离子迁移率,在给定时间内电子获得更大的速率,因此,在相同电场条件下,导致上半个周期内电位变化量小于下半个周期内电位变化量。这样,若干周期稳定以后,绝缘样品表面基本上处于负电位,对地形成一个确定的负电压,称之为自负偏压。、
4.弧光放电(arc discharge)是一种自持放电,它是一种相当复杂的放电现象,其主要特点是维持电压很低,阴极位降低,电流密度大,放电具有负的伏-安特性。
5.火花放电(spark discharge)是一种断续的放电现象。在外貌上看来,火花放电是明亮曲折而有分枝的细带束,火花刹那间穿过放电间隙,但马上又会熄灭。火花放电在放电通道表现出不连续性;而且在放电间隙的横截面上等离子体分布是不均匀的,所以其状态是不稳定的。火花放电的着火电位很高,当气体击穿后,电阻减小,电流急剧增加,此时若电源功率不足,那么在很短时间内大电流脉冲通过火花通道,火花就会中断。
(2)介质阻挡放电(dielectric barrier discharge, DBD)
介质阻挡放电是Siemens在1985年发明的,当时这项技术是用来产生臭氧,然而在随后的时间里,介质阻挡放电被广泛地研究。介质阻挡放电由许多击穿通道(微放电)组成,微放电通道可以进行控制改变其产生的等离子体特性。介质阻挡放电有多种结构,例如平板式、圆筒式、单层介质、双层介质、悬空介质以及介质层紧贴电极。
介质阻挡放电通常采用正弦波型的交流高压电源,随着电压的变化,系统中反应气体的状态会经历三个阶段的变化,分别是绝缘状态、逐至放电和电击穿。当空间中的电子密度高于临界值以及击穿电压时,便在两极之间产生大量的微放电通道,同时系统中可以观察到接近蓝色的光,电流会随着电压的升高而迅速增大。只要电极间的气隙均匀,则放电稳定均匀。
介质阻挡放电具有放电均匀,电极不容易受到腐蚀等优点,然而采用高压脉冲电源存在能耗较高等缺点。
(3)电弧放电(arc discharge)
电弧放电是在一定电压和电流下,在两个电极之间由于热电离在间隙中形成明亮、高电导以及高温通道的一种强烈的自持放电。
电弧放电主要发射原子谱线,已经应用于发射光谱分析中作为一种激发光源。电弧放电有直流电弧放电和交流电弧放电,是放电中最强烈的一种自持放电,当电源能够提供较大功率的电能时,若电极间的电压较低,则电极之间的电流较大,产生高温放电,所产生的等离子体是热等离子体。 电弧放电产生的等离子体温度高、能量高、密度大,已经广泛地应用于焊接、冶炼、
喷涂以及照明等领域。然而高温使得电极容易受到腐蚀,放电产生的电弧难以熄灭等缺点。
(4)射频/微波放电(radio frequency/ microwave discharge)
射频、微波都属于高频放电等离子体法,不管有没有介质阻挡,均能够维持持续、均匀的放电。高频放电可以是有电极的电容耦合放电,也可以是无电极的电感耦合放电。因为高频放电容易对微波通信信号产生干扰,实验中一般采用13. 56MHz. 27. 12MHz、2. 45GHz或者其它的倍频的频率。
高频放电的特点是能够在高气压下激发并维持产生等离子体,电子从高频电磁场中吸收功率,通过弹性碰撞和非弹性碰撞传递能量,弹性碰撞过程中,电子不但不会失去能量,仅仅改变运动方向,当电子方向的改变与电场一致,电子就会获得额外的能量,因此,即使提供的电场能量较低,电子也能够获得足够大的能量发生电离。
每个电子在电场中吸收的能量可以表示为:
式中:——电子的弹性碰撞频率;
ѡ——电源频率;
E——电场强度。
由上式可知,电子吸收的能量与电场方向无关,当电子弹性碰撞的频率远远高于电源频率时,电源频率对电子吸收能量的影响不大。
射频/微波法同其他方法相比,其优点在于,能量利用率高、等离子体分布均匀、特性可控、无电极污染、可以在常压下发生等优点,逐渐引起越来越多的重视。
等离子体涉及到的集成电路工艺:
1. 离子注入
离子注入是一种向硅衬底中引入可控制数量的杂质,以改变其电学性能的方法。离子注入工 在离子注入机内进行,它是半导体工艺中最为复杂的设备之一(见图7-4)。注入机包含离子源部分,它能从源材料中产生带正电荷的杂质离子。其中离子源即是产生等离子的部分。
图7-4 离子注入机示意图
通过电子轰击气体原子,离子源中会产生离子。电子通常由热钨丝源产生Free-man离子源是一种最常用的电子源:棒状阴极灯丝装在一个有气体入口的电弧释放室内。电弧释放室的侧壁是阳极,当气体进入时,灯丝通过大电流,并在阴极和阳极之间加100伏电压,就会在灯丝周围产生等离子体。高能电子和气体分子发生碰撞,就产生了正离子。
2. 刻蚀工艺
在一个等离子干法刻蚀系统的基本部件包括:发生刻蚀反应的反应腔、产生等离子体的射频电 源、气体流量控制系统、去除刻蚀生成物和真空系统。
干法等离子体反应器有下面不同的类型:
①圆桶式等离子体反应器
圆通式反应器是圆柱形的,在0.1~1托压力下具有几乎完全的化学各向同性刻蚀(见图7-5)。硅片垂直、小间距地装在一个石英舟上。射频功率加在圆柱两边的电极上。通常有一个打孔的金属圆柱形刻蚀隧道,它把等离子体限制在刻蚀隧道和腔体壁之间的外部区域。硅片与电场平行放置使物理刻蚀最小。等离子体重的刻蚀基扩散到刻蚀隧道内,而等离子体中的带能离子和电子没有进入这一区域。
图7-5 典型的圆桶式反应器结构
②平板反应器
平板反应器有两个大小和位置对称的平行金属板(见图7-6),一个硅片背面朝下放置于接地的阴极上面,RF信号加在反应器的上电极。由于等离子体电势总是高于地电势,因而这是一种带能离子进行轰击的等离子体刻蚀模式。
图7-6 平板等离子体刻蚀
③顺流刻蚀系统
等离子体是在大约0.1~1托的压力下,在一个独立的源中产生的,被传输到工艺腔中,并均匀地分布于加热的硅表面(图7-7)。由于没有离子进行方向性刻蚀,因为顺流刻蚀机采用的是化学刻蚀,是各向同性的。
图7-7 顺流刻蚀机原理
④三极平面反应器
三极平面反应器增加第三个电极来达到控制离子轰击数量的目的。图7-8示意带两个电源的
-13反应器设置,其中电感耦合的RF源在大约10托产生离子和反应基。低频发生器控制离子的轰击。
图7-8三极平面反应器原理
⑤离子铣
也称为离子束刻蚀,具有强方向性等离子体的一种物理刻蚀机理。等离子体通常是由电感耦合RF源或微波产生。(见图7-9)
图7-9 离子铣原理图
⑥反应离子刻蚀
除了硅片是放置于加RF源的淀积上以及该电极比接地淀积尺寸大大减小以为,RIE与标准的平行板等离子体刻蚀机是类似的。
⑦高密度等离子体刻蚀机
前面用到的标准等离子刻蚀体系是在硅片制造中工作于相对直接产生等离子体的几百毫托的真空度下。但是对于0.25微米级以下尺寸的几何图形,它难以使刻蚀基高深宽比图形并使刻蚀生成物从高深宽比图形中出来。而高密度等离子体刻蚀机就是为此而发明的。
3. 淀积
在淀积工艺同样涉及到等离子体,下面是淀积涉及到的等离子的方法: (1)化学气相沉积(CVD):化学气相沉积(CVD)是通过气体混合的化学反应在硅片表面沉积 一层固体膜的工艺。硅片表面及其邻近的区域被加热来向反应系统提供附加的能量。当化合物 在反应腔中混合并进行反应时,就会发生化学气相淀积过程。原子或分子会淀积在硅表面形成膜。
①等离子体增强CVD(PECVD):
等离子体增强CVD过程使用等离子体能量来产生并维持CVD反应。在真空腔中施加射频功率使气体分子分解,就会发生等离子增强CVD并淀积形成膜。被激发的分子具有化学活性容易与其他原子键合形成粘附在硅片表面的膜。
②高密度等离子CVD(HDPCVD):
高密度等离子是等离子辅助CVD的一个最新发展。正如名字所言,等离子体在低压下以高密度混合气体的形式直接接触到反应腔中硅片的表面。他的主要优点是可以在300~400℃较低的淀积温度下,制备出能够填充高深宽比间隙的膜。
(2)物理气相沉积(Physical Vapor Deposition,PVD)技术表示在真空条件下,采用物理方法, 将材料源——固体或液体表面气化成气态原子、分子或部分电离成离子,并通过低压气体(或等离子体)过程,在基体表面沉积具有某种特殊功能的薄膜的技术。
①分子束外延法(MBE):
在超高真空腔内,源材料通过高温蒸发、辉光放电离子化、气体解,电子束加热蒸发等方 法,产生分子束流。入射分子束与衬底交换能量后,经表面吸附、迁移、成核、生长成膜。 ②溅射镀膜:
溅射镀膜是利用气体放电产生的正离子在电场作用下高速轰击阴极靶,使靶材中
的原子(或分子)逸出而淀积到被镀衬底(或工件)的表面,形成所需要的薄膜。
a) 两电极溅射法。
镀膜是在真空溅射槽内进行的,真空度要达10ⅹ10-3以上,充入一定量惰性气体,以
材料靶作为阴极,工件作为阳极,在两电极间加上高压使惰性气体电离, Ar+离子被阴
极的负高压(一500v)加速,以高速轰击材料靶,从靶面飞溅出来的粒子以足够的速度飞
向阳极工件并沉积在其表面上,形成镀层。
b) 三电极溅射
装置就是在以前两电极的装置上附加了第三电极的装置,第三
电极作为生成等离子用的电子供应源放出热电子。而又有时为了放射热电子,使放电稳定化设置了稳定化电极,又称作四电极溅射装置。
c) 磁控管溅射法
是加一个与材料靶表面平行的磁场,由于从靶面飞溅出的高速电子被偏转而不冲击工件,这就克服了由电子冲击工件所引起的温升,同时也促进了惰性气体的离子化
8) 集成电路工艺中反复利用各种薄膜生长工艺生长薄膜,请根据你的理解和对查阅到的资料的学习,尽可能详细阐述一般在集成电路工艺中有几种薄膜生长发生方法以及生长后的薄膜在电路中的作用。
【15分】
薄膜的生长是半导体制造中一项重要的工艺。薄膜生长技术总的来说可以分为物理方法和化学方法。常见的薄膜生长技术包括:
·化学气相沉积
·物理气相沉积
·热氧化法
1. 化学气相沉积(CVD):化学气相沉积(CVD)是通过气体混合的化学反应在硅片表面沉积一层固体膜的工艺。硅片表面及其邻近的区域被加热来向反应系统提供附加的能量。当化合物在反应腔中混合并进行反应时,就会发生化学气相淀积过程。原子或分子会淀积在硅表面形成膜。
CVD反应步骤 基本的化学气相淀积反应包含了8个主要步骤,以解释反应的机制。如图8-1所示。
⑴ 气体传输至淀积区域: 反应气体从反应腔入口区域流动在硅片表面的淀积区域;
⑵ 膜先驱物的形成:气相反应导致导致膜先驱物和副产物的形成;
⑶ 膜先驱物附着在硅片表面:大量的膜先驱物输运到硅片表面;
⑷ 膜先驱物粘附:膜先驱物粘附在硅片表面;
⑸ 膜先驱物扩散:膜先驱物向膜生长区域的表面扩散;
⑹ 表面反应:表面化学反应导致膜淀积和副产物形成。
⑺ 副产物从表面移除:吸附(移除)表面反应的副产物;
⑻ 副产物从反应腔移除:反应的副产物从淀积区域随气流流动到反应腔出口并排出。
图8-1 CVD反应步骤图
CVD系统分类: ⑴
常压CVD(APCVD):APCVD发生在质量输运限制区域。在何给定的时间,硅片表面都没有 足够的气体供发生反应。因此,在反应器设计上必须保证有适量的反应物到达系统中每一片硅片。因为用到了不充足的反应气体,基本的系统设计不应该减慢反应速度。由于反应在常压下进行,反应设备相应简单并且允许高的沉积速度。如图8-2,是一种APCVD系统。设备采用一条传输装置来传送硅片样本通过流动在反应器中部的反应气体。
图8-2 连续加工的APCV反应炉
连续工艺APCVD系统有高的设备产量、优良的均匀性以及制造大直径硅片的能力。APCVD的问题是,高的气体消耗,并且需要经常清洁反应腔。由于膜也会淀积到传装置上,因而传送带装置也需要洁净处理。APCVD淀积到膜通常台阶覆盖能力差。
APCVD最经常应用的是淀积SiO2和掺杂的氧化硅。传统上这些膜通常作为层间介质(ILD),报复性覆盖物或者表面平坦化。
⑵ 低压CVD(LPCVD):低压CVD与常压CVD相比有更低的成本、更高的产量及更好的膜性能, 因此应用更为广泛。LPCVD通常在中等真空度下(约0.1~5托),反应温度一般为300~900℃。
LPCVD的反应腔通常是反应速度限制的。这种减压条件下,正价反应气体分子扩散以便到达硅片的气体质量传输不再限制反应的速度。基于这种传输状态,基于这种传输状态,反应器内的气流条件并不重要,允许反应腔设计优化以得到更高的产量。只要严格控制温度,就可以在大量硅片表面沉积均匀的膜。
LPCVD反应中的边界层由于低压的缘故,距离硅片表面更远。边界层的分子密度低,是的进入的气体分子很容易通过这一层扩散,是硅片表面接触足够的反应气体分子。而且LPCVD过程中会发生大量的碰撞,淀积的材料会无序撞击硅片表面。这有助于在高的宽深比的台阶和沟槽上覆盖填充均匀的膜。一般来说,LPCVD具有优良的台阶覆盖能力。
LPCVD SiO2(掺杂或者不掺杂)有许多应用。例如可以做层间介质(ILD)、浅槽隔离的填充物和侧墙等。 氮化硅Si3N4通常被用做硅片最终的钝化保护层,因为它能很好地抑制杂质和超期的扩散,用来防止划伤、隔绝湿气以及防止钠离子扩散。Si3N4也可以被用做掩膜材料(称为硬掩膜),用于浅槽隔离工艺。多晶硅膜通常用LPCVD方法沉淀积。多晶硅是多晶向的,即由许多由晶粒边界分隔的小的单晶组成。在MOS器件中,掺杂的多晶硅作为栅电极。它的优点是可得到特定的电阻、二氧化硅有优良的界面特性、后续高温工艺的兼容性、比金属电极更高的可靠性
和在陡峭结构上淀积的均匀性。氧化氮化硅通常作为绝缘介质膜惊醒选择刻蚀终止层。
⑶ 等离子体增强CVD(PECVD):等离子体增强CVD过程使用等离子体能量来产生并维持CVD 反应。在真空腔中施加射频功率使气体分子分解,就会发生等离子增强CVD并淀积形成膜。被激发的分子具有化学活性容易与其他原子键合形成粘附在硅片表面的膜。
PECVD不但与LPCVD反应的压强是可以比拟的,而且反应温度比LPCVD的反应温度要低。 PECVD也可以用来制备二氧化硅膜和氮化硅膜。用PECVD方法制备氮氧化硅膜,能够很好地抵抗湿气和钠离子的穿过、有很好的机械、化学和电学特性。这些特性是氮氧化硅适宜去做顶层的钝化层。
⑷ 高密度等离子CVD(HDPCVD):高密度等离子是等离子辅助CVD的一个最新发展。正如名字 所言,等离子体在低压下以高密度混合气体的形式直接接触到反应腔中硅片的表面。他的主要优点是可以在300~400℃较低的淀积温度下,制备出能够填充高深宽比间隙的膜。HDPCVD最初用来制作ILD,后来也用来淀积ILD-1、浅槽隔离、刻蚀终止以及低K介质的淀积。
⑸ 气相外延(VPE):广义上是化学气相沉积的一种特殊方式,其生长薄层的晶体结构是单晶 衬底的延续,而且与衬底的晶向保持对应的关系。
当时,为了制造高频大功率器件,需要减小集电极串联电阻,又要求材料能耐高压和大电流, 因此需要在低阻值衬底上生长一层薄的高阻外延层。外延生长的新单晶层可在导电类型、电阻率等方面与衬底不同,还可以生长不同厚度和不同要求的多层单晶,从而大大提高器件设计的灵活性和器件的性能。
在半导体科学技术的发展中,气相外延发挥了重要作用,典型代表是Si气相外延。
Si的气相外延
图1为硅(Si)气相外延的装置原理图。氢(H2)气携带四氯化硅(SiCl4)或三氯氢硅(SiHCl3)、 硅烷(SiH4)或二氯氢硅(SiH2Cl2)等进入置有硅衬底的反应室,在反应室进行高温化学反应,使含硅反应气体还原或热分解,所产生的硅原子在衬底硅表面上外延生长。
VPE的设备相对比较简单便宜;VPE的外延生长温度高,生长时间长,因而可以制造较厚的外延层;在外延过程中可以任意改变杂质的浓度和导电类型。
⑹热丝CVD法:实验中的热丝采用高纯钨丝, 用N aOH 溶液除去钨丝表面残留的石墨, 然后用纯水超声清洗, 最后用丙酮清洗。生长时距离为1. 0 cm 的两根钨丝平行放置在衬底上方4. 0 cm 处。衬底采用卤钨灯加热, 热电偶测温。如图8-3所示。
图8-3 设备结构示意图 热丝CVD由于没有等离子的轰击, 对膜的损伤小, 有利于得到高质量的薄膜。与其他沉积方法相比, 热丝CVD 是所需衬底温度最低的一种方法。使用热丝CVD制备薄膜,在衬底温度为195℃时就有硅外延生长的现象。
2.物理气相沉积 物理气相沉积(Physical Vapor Deposition,PVD)技术表示在真空条件下,采用物理方法,
将材料源——固体或液体表面气化成气态原子、分子或部分电离成离子,并通过低压气体(或等离子体)过程,在基体表面沉积具有某种特殊功能的薄膜的技术。物理气相沉积技术工艺过程简单,对环境改善,无污染,耗材少,成膜均匀致密,与基体的结合力强。
物理气相沉积技术基本原理可分三个工艺步骤,如图8-4所示:
(1)镀料的气化:即使镀料蒸发,异华或被溅射,也就是通过镀料的气化源。
(2)镀料原子、分子或离子的迁移:由气化源供出原子,分子或离子经过碰撞后,产生多种反应。
(3)镀料原子、分子或离子在基体上沉积。
图8-4 PVD基本原理
PVD系统分类:
⑴ 分子束外延法(MBE):在超高真空腔内,源材料通过高温蒸发、辉光放电离子化、气体裂解, 电子束加热蒸发等方法,产生分子束流。入射分子束与衬底交换能量后,经表面吸附、迁移、成核、生长成膜。
MBE生长系统配有多种监控设备,可对生长过程中衬底温度,生长速度,膜厚等进行瞬时测量分析。对表面凹凸、起伏、原子覆盖度、黏附系数、蒸发系数及表面扩散距离等生长细节进行精确监控。MBE生长环境非常的洁净,同时是在真空低温的环境下进行生长,利用附设的设备可以进行原位(即时)观测,分析、研究生长过程、组分、表面状态等。但是他设备价格非常昂贵。 ⑵ 溅射镀膜:溅射镀膜是利用气体放电产生的正离子在电场作用下高速轰击阴极靶,使靶材中 的原子(或分子)逸出而淀积到被镀衬底(或工件)的表面,形成所需要的薄膜。
溅射镀膜最基本的方法是两电极溅射法。镀膜是在真空溅射槽内进行的,真空度要达10ⅹ10-3以上,充入一定量惰性气体,以材料靶作为阴极,工件作为阳极,(见图8-5)在两电极间加上高压使惰性气体电离, Ar+离子被阴极的负高压(一500v)加速,以高速轰击材料靶,从靶面飞溅出来的粒子以足够的速度飞向阳极工件并沉积在其表面上,形成镀层。
图8-5 直流两电极溅镀装置
但是这种方法,工件的温升过高,有时高达500℃,这样对于塑
料工件或不允许有热变形的精密零件均不能进行镀膜,另外,这种方法的成膜速度慢,膜中也易混入不纯的气体,影响成膜的质量。为了克服上述的缺点,先后研制出了各种方式的溅射镀膜装置。
① 三电极溅射法:三电极溅射装置就是在以前两电极的装置上附加了第三电极的装置,第三 电极作为生成等离子用的电子供应源放出热电子。而又有时为了放射热电子,使放电稳定化设置了稳定化电极,又称作四电极溅射装置。
金属的高速溅镀,制得了几十微米厚的镀层。但是这种装置不能抑制靶材的高速电子对基板(工件)的轰击,使得工件温度仍上升显著,还有灯丝的寿命也是装置连续工作的障碍。
② 磁控管溅射法:磁控管溅射法是加一个与材料靶表面平行的磁场,如图8-6所示,由于从 靶面飞溅出的高速电子被偏转而不冲击工件,这就克服了由电子冲击工件所引起的温升,同时也促进了惰性气体的离子化。因而可以在10-3的低气压下,工件处于100℃的条件下进行溅射镀膜。
图8-6 磁控管溅射
③ 对向靶溅射法:由于对于氧化铁、铍莫合金等磁性记录材料的低温、高速成膜要求,研制
出了对向靶溅射方式。如图8-7所示,把两块靶材相对布置,工件位于靶的一侧,由线圈产生的外加磁场垂直地加在磁性材料靶的表面,在这里磁场H和电场平行。这样就可以把Y电子封闭在两个靶之间的空间里,并可促进气氛气体的离子化。因为工件设在靶材的侧面,就可完全不受高速电子的轰击,保证了它的低温。该法的研制成功使超高密度磁记录有了可能。
图8-7对向靶溅射装置
④ 离子束溅射法:在这以前叙述的溅射方式中,无论哪种都是把工件置于等离子区中,因此 在成膜的过程中,膜面总是会受到气氛气体或载荷粒子的轰击,向工件射入的溅射粒子多次反复的和等禽区中的气体原子或载荷粒子冲撞,由于扩散而到达工件,
它的能量根据工件的电位和等离子区电位而变化,因此,由于等离子的状态,膜的性能会受到一定程度的影响。另外,不能独立控制气氛气压,材料靶附加电压,放电电流等,也就不可能严格控制成膜条件了。而采用把离化室和溅射室分开的离子束溅射法(见图8-8),就可以避免种影响,能更严格地控制成膜条件和保证渡层的质量。
图8-8 离子溅射装置
⑶ 真空蒸发工艺:真空蒸发工艺是将固体材料置于高真空环境中加热,使之升华或蒸发并淀积
在特定的衬底上,以获得薄膜的工艺方法。图8-9为真空蒸发工艺设备。
图8-9 真空蒸发工艺设备
真空蒸发工艺在微电子技术中主要用于制作有源元件、器件的接触及其金属互连、高精度低温度系数的薄膜电阻器,以及薄膜电容器的绝缘介质和电极等。用真空蒸发镀膜工艺,镀膜附着力强、膜的纯度高、密实性好、表面光亮不需再加工,机械性能和化学性能远远高于电镀膜和化学膜。
3. 热氧化法 由于热氧化的氧化反应发生在Si- SiO2交界面,接触到的杂质、污染比较少,形成的SiO2质量也就较高,所以,多采用热氧化法生长氧化膜。热氧化法包括干氧、水氧和湿氧三种方法,通常采用干湿干的氧化模式。
(1) 干氧
干氧氧化是在高温下,氧分子与硅直接反应生成SiO2 ,反应为:
Si(固体)+O(气体)→SiO22
氧化温度约为1000~1200℃,为了防止外部气体对氧化的影响,炉内的气压要高于炉外的气压。干氧生长的氧化膜表面干燥、结构致密,光刻时与光刻
胶接触良好、不易产生浮胶,但氧化速率极慢,这是由于O2 在SiO2中扩散系数通常小于H2O 在SiO2 中的扩散系数。干氧氧化适用于较薄的氧化层的生长,例如MOS器件的栅极。(见图8-10)
图8-10 干氧化系统
(2)水汽氧化
水汽氧化是指在高温下,硅与高纯水蒸汽反应生成SiO2膜,反应式为:
Si+2H2O→SiO2+2H2↑
对高纯水加热产生高纯水蒸气,水汽进入氧化炉与硅片反应生成SiO2膜。水汽氧化氧化速率较快,但膜层不致密,质量很差,特别是对杂质扩散的掩蔽作用较差,所以这种方法基本不采用。如图8—11。
图8—11水汽氧化的示意图 (3)湿氧氧化
湿氧氧化中,用携带水蒸气的氧气代替干氧。氧化剂是氧气和水的混合物,反应过程如下:
Si + 2H2O SiO2 + 2H2
氧气通过95℃的高纯水;氧气携带水汽一起进入氧化炉在高温下与硅反应。
湿氧氧化相当于干氧氧化和水汽氧化的综合,其速率也介于两者之间。具体的氧化速率取决于氧气的流量、水汽的含量。氧气流量越大,水温越高,则水汽含量越大,氧化膜的生长速率和质量越接近于水汽氧化的情况。反之,就越接近于干氧氧化。
一般湿氧氧化是由携带气体通过水浴后,含有水汽的氧气进入石英管对硅片进行氧化,而水汽
的多少由水浴的温度控制,同时水浴的质量也将影响氧化层质量的好坏。
速度 均匀重复性 结构 掩蔽性 水温
干氧: 慢 好 致密 好
湿氧: 快 较好 中 基本满足 95℃
水汽:最快 差 疏松 较差 102℃
在微电子器件中广泛使用着各种薄膜,这些薄膜可以粗略地分为3类: ·热氧化薄膜
·多晶硅薄膜
·氮化硅薄膜
1. 热氧化薄膜
二氧化硅层的主要用途
a) 二氧化硅对杂质有掩蔽扩散作用,能实现选择性定域扩散掺杂 SiO2对杂质扩散起到掩蔽作用,利用这个性质结合光刻工艺,就可以进行选择性扩散。 这种掩蔽作用是有条件的。随着温度升高扩散时间延长,杂质也有可能会扩散穿透SiO
2膜层,使掩蔽作用失效。因此SiO2起掩蔽作用有两个条件(1)厚度足够;(2)所选杂质在SiO2中的扩散系数要比在硅中的扩散系数小得多。(见图8-12)
图8-12阻挡氧化层示意图
b) 器件表面的保护和电路的钝化膜
在硅片表面生长一层SiO2膜,可以保护硅表面和P-N结的边缘不受外界影响,提高器件的稳定性和可靠性。同时,在制造工艺流程中,防止表面或P-N结受到机械损伤和杂质玷污,起到了保护作用。另外,有了这一层SiO2膜,就可以将硅片表面和P-N结与外界气
氛隔开。降低了外界气氛对硅的影响,起到钝化作用。但是,钝化的前提是膜层的质量要好,如果SiO2膜中含有大量纳离子或针孔,非但不能起到钝化作用,反而会造成器件不稳定
c) 某些器件的重要组成部分 1)MOS管的绝缘栅材料:
(图8-13)
在MOS晶体管中,常以SiO2膜作为栅极,这是因为SiO2层的电阻率高,介电强度大,几乎不存在漏电流。但作为绝缘栅要求极高,因为Si-SiO2界面十分敏感(指电学性能), SiO2层质量不好,这样的绝缘栅极就不是良好的半导体器件。
图8-13 SiO2膜作为栅极
2)电容器的介质材料:
集成电路中的电容器是以SiO2作介质的,因为SiO2的介电常数为3-4,击穿耐压较高,电容温度系数下,这些性能决定了它是一种优质的电容器介质材料。另外,生长SiO2方法很简单,在集成电路中的电容器都以SiO2来代替。
d) 多层互连的层间绝缘介质
隔离相邻金属层之间电连接的绝缘材料。金属线传导信号,介质层则保证信号不受临近金属线影响。通常采用CVD 方法制备。
e) 缓冲层/热氧化层
当氮化硅直接沉积在硅衬底上时,界面存在极大应力和界面态密度,多采用Si3N4/SiO2/Si 结构。场氧化时,SiO2会有软化现象,可消除氮化硅与衬底之间的应力。通常采用热氧化生成,厚度很薄。
f) 用于电极引线和硅器件之间的绝缘介质
在集成电路制备中,电极引线和器件之间,往往有一种绝缘材料,工艺上大多采用SiO作2为这一层绝缘材料,使得器件之间,电极引线之间绝缘
g)集成电路中的隔离介质
集成电路中的隔离有P-N隔离和介质隔离两种,而介质隔离中的介质就是SiO2 。因为SiO2介质隔离的漏电流很小,岛与岛之间的隔离电压较大,寄生电容较小。因此,用SiO2作介质隔离的集成电路的开关速度较好。(见图8-14)
图8-14 集成电路中的隔离介质示意图
2. 多晶硅膜
a)作为MOS 器件的栅材料,构成硅栅MOS 器件互连布线使用
b)多晶硅也被用作浅结器件的欧姆接触材料
c)MOS 静态随机存储器存储单元的负载电阻
d)高压硅器件较理想的钝化膜
3.氮化硅 氮化硅在器件制造中可分别作为钝化膜、局部氧化掩膜、扩散掩膜、绝缘介质膜,以及杂质或缺陷的萃取膜使用。
氮化硅最重要的性质是对H2O、O、Na、Al、Ga、In 等都具有极强的扩散阻挡能力