同步二进制加法计数器 - 上海交通大学电工电子实验教学中心
同步二进制加法计数器 F0302011 5030209303 刘冉
计数器是用来累计时钟脉冲（CP 脉冲）个数的时序逻辑部件。它是数字系统中用途最广泛的基本部件之一，几乎在各种数字系统中都有计数器。它不仅可以计数，还可以对CP 脉冲分频，以及构成时间分配器或时序发生器，对数字系统进行定时、程序控制操作。此外，还能用它执行数字运算。 1、 计数器的特点：
在数字电路中，把记忆输入CP 脉冲个数的操作叫做计数，能实现计数状态的电子电路称为计数器。特点为（1）该电路一般为Moore 型电路，输入端只有CP 信号。 （2）从电路组成看，其主要组成单元是时钟触发器。 2、 计数器分类
1) 按CP 脉冲输入方式，计数器分为同步计数器和异步计数器两种。
同步计数器：计数脉冲引到所有触发器的时钟脉冲输入端，使应翻转的触发器在外接的CP 脉冲作用下同时翻转。
异步计数器：计数脉冲并不引到所有触发器的时钟脉冲输入端，有的触发器的时钟脉冲输入端是其它触发器的输出，因此，触发器不是同时动作。
2) 按计数增减趋势，计数器分为加法计数器、减法计数器和可逆计数器三种。
加法计数器：计数器在CP 脉冲作用下进行累加计数（每来一个CP 脉冲，计数器加1）。 3) 按数制分为二进制计数器和非二进制计数器两类。
二进制计数器：按二进制规律计数。最常用的有四位二进制计数器，计数范围从0000到1111。 异步加法的缺点是运算速度慢，但是其电路比较简单，因此对运算速度要求不高的设备中，仍不失为一种可取的全加器。同步加法优点是速度快，虽然只比异步加法快千分之一甚至几千分之一秒，但对于计数器来讲，却是十分重要的。所以在这个高科技现代社会中， 同步二进制计数器应用十分广泛。
下图为三位二进制加法计数器的电路图。
图示电路为对时钟信号计数的三位二进制加法计数器或称为八进制加法计数器。
图1 三位二进制计数器
该电路的经典分析过程:
1. 根据电路写出输出方程、驱动方程和状态方程 2. 求出状态图 3. 检查电路能否自启动 4. 文字叙述逻辑功能
解：
（1） 经典分析法
写出电路的驱动方程、输出方程及状态方程 驱动方程为
J 1=1 K 1=1
J 2=Q
n 1
n
1
n 2
K 2=Q
n
n
1
n 2
J 3=Q Q
输出方程为
K =Q Q 3
1
n n
Y =Q 1n Q 2Q 3
n +1n n Q =J +将驱动方程代入JK 触发器的特性方程中，就得到了电路的状态方程。
Q 1n +1=Q
1
n
1
n 2
n
n 2
n
n 2
1
1
+1
Q Q +Q Q =Q ⊕Q Q n 2=
n
Q
n +1
3
=Q
n
1
Q Q +Q Q Q
2
3
1
2
n n n n n
3
由状态方程、输出方程可求出电路的状态图
由状态图知，图1中所示电路是一个三位二进制加法计数器或称为八进制加法计数器。
（2）计算机仿真分析 图2
将本例电路
输入到MAX+plusⅡ中编译并仿真，可得波形如右图
由仿真波形可得出和经典分析法相同的结论。
图1所示电路由三个JK 触发器构成和两个与门构成，它在MAX+plusⅡ环境中仿真结果如图2。从仿真图可看出图1所示电路为对时钟信号计数的三位二进制加法计数器或称为八进制加法计数器。 可对比四位二进制计数器的电路图来理解用JK 触发器构成同步二进制计数器的方法。用JK 触发器构成的四位二进制计数器的电路如下：
图3 同步四位二进制加法计数器
对比图3（四位二进制同步加法计数器）与图1（三位二进制同步加法计数器），二者电路联接方式相似，主要区别是四位二进制同步加法计数器较三位二进制同步加法计数器多一个触发器。可在MAX+plusⅡ环境中打开该电路的仿真包，其仿真结果如图4。由仿真结果知该电路为四位二进制加法计数器。
图4
虽然以上大部分内容是我从网上找到的，但是我通过阅读，学会了课本上所没有的知识。如果说课本是基础，那么这些知识就是升华。