数字逻辑课后答案第七章
习
1.
路。解答
题七
用4位二进制并行加法器设计一个实现8421码对9求补的逻辑电
设8421码为B8B 4B 2B 1，其对9的补数为C8C 4C 2C 1
,关系如下：
2. 用两个4位二进制并行加法器实现2位十进制数8421码到二进制码的转换。 解答
设两位十进制数的8421码为D80D 40D 20D 10D 8D 4D 2D 1，相应二进制数为B 6B 5B 4B 3B 2B 1B 0，则应有B 6B 5B 4B 3B 2B 1B 0=D 80D 40D 20D 10×1010＋D 8D 4D 2D 1，运算如下：
D 80
×
D 80
D 80
＋
D 40
D 20
1D 40D 10D 8D 400D 20
D 201D 10
D 100
D 4D 2D 1D 10D 10
D 8D 2
D 1
图2
3. 用4位二进制并行加法器设计一个用8421码表示的1位十进制加法器。 解答
分析：由于十进制数采用8421码，因此，二进制并行加法器输入被加数和加数的取值范围为0000～1001（0～9），输出端输出的和是一个二进制数，数的范围为0000～10011(0～19,19=9+9+最低位的进位)。因为题目要求运算的结果也
是8421码，因此需要将二进制并行加法器输出的二进制数修正为8421码。设输出的二进制数为FC 4F 4F 3F 2F 1，修正后的结果为FC 4F 4F 3F 2F 1，可列出修正函数真值表如表1所示。
'
' ' ' '
据此，可画出逻辑电路图如图3所示。
4. 解答假定采用T4138和与非门实现给定函数功能，可将逻辑表达式
变换如下：
4所示。
5. 解答
由真值表可得：
P(A,B, C, D) =∑m(0,3,12,15)
假定采用74LS154和与非门实现给定函数功能，可画出逻辑电路图如图5
所示。
图5
6. 7I 6I 5I 4I 3I 2I 1I 0=11010001解答
Q C Q B Q A =010, Q EX =0(编码群输出端，允许编码且有信号输入时为
0) ,
Q S =17. 试用4路数据选择器实现余3码到8421码的转换。
解答
假定用ABCD表示余3码，WXYZ表示8421码，并选择A、B作为选择变量，可求出各4路数据选择器的数据输入端分别为：
用4个四路数据选择器和4个逻辑门构造出该代码转换电路，逻辑图如图6所
示。
8. 0、D 1
解答
电路实现三变量“一致性”检测功能。
9.
用4位二进制同步可逆计数器T4193和必要的逻辑门实现模12加法计数器。解答
根据T4193的逻辑功能，可画出模12加法计数器的逻辑电路图如图7所示。
图7
10.
解答
所示。
由表3可写出反馈函数表达式：
设计出该序列发生器的逻辑电路图如图8所示。
图8
11. 在图9所示电路中，若取R1=2R2少?
图9
解答
12. 分析图10所示由定时器5G555构成的多谐振荡器。
13. 将5G555定时器按图11(a)所示连接，输入波形如图11(b)所示。
请画出定时器输出波形，并说明该电路相当于什么器件。
图11
解答
5G555连线图和有关波形图
图12
由输入输出波形图可知，该电路的功能相当于一个基本R-S触发器。
14. D/A转换器有哪些主要参数?通常用什么参数来衡量转换精度? 解答
D/A转换器的主要参数有分辨率、非线性误差、绝对精度、建立
时间。通常用分辨率衡量转换精度。
15. DAC1210是12位D/A芯片，请问其分辨率为多少?(用百分数表示) 解答
16. DAC0832由哪几部分组成?可以构成哪几种工作方式?每种方式如
何控制? 解答
17. 常见集成A/D转换器按转换方法的不同可分成哪几种类型?各有
何特点?解答
集成A/D转换器按转换方法的不同可分成并行比较型、逐次比较型和双积分型几种类型。并行比较型转换速度高，但由于内部线
路较复杂，一般分辨率较低；逐次比较型速度较快，精度高；双积分型精度高、抗干扰能力强，但速度较慢。
18. ADC0809如何实现对8路模拟量输入的选择?当它与微机连接时是
否要外加三态缓冲器?解答
ADC0809由3根地址选择线实现对8路模拟量输入的选择。由于ADC0809内部带有三态输出缓冲器，外加三态缓冲器。
习题七
2. 用4位二进制并行加法器设计一个用8421码表示的1位十进制加法器。 解答
分析：由于十进制数采用8421码，设输出的二进制数为FC4F 4F 3F 2F 1，修正后的结果为FC
4F 4F 3F 2F 1，可列出修正函数真值表如表1所示。
'
' ' ' '
7. 解答
图6
9. 用4位二进制同步可逆计数器T4193和必要的逻辑门实现模12加法计数器。解答
根据T4193的逻辑功能，可画出模12加法计数器的逻辑电路图如图7所示。
图7