增益可控CMOS低噪声放大器
第27卷 第2期固体电子学研究与进展 2007年5月RESEARCH&PROGRESSOF
SSE
Vol.27,No.2May,2007
射频与微波
增益可控CMOS低噪声放大器
胡嘉盛 李 巍 任俊彦
(复旦大学专用集成电路与系统国家重点实验室,上海,201203)
2006206222收稿,2006209205收改稿
Ξ
摘要:设计了采用SMIC0118ΛmRFCMOS工艺的共源共栅NMOS结构的增益可变的差动式低噪声放大器。在考虑了ESD保护pad和封装寄生效应后,着重对低噪声放大器的输入阻抗匹配、增益以及共源共栅级联结构下的噪声系数、线性度等进行了一系列分析,并提出了优化措施。芯片测试结果表明:在1156GHz中心频率下,-3dB带宽约为150MHz,输出最大电压增益为27dB,此时噪声系数NF约为2133dB,IIP3约为410dBm,可变增益范围为7
dB。在313V电源电压下消耗电流812mA。此设计方法可以应用到诸如GSM、GPS等无线接收机系统中。
关键词:互补金属氧化物半导体射频集成电路;低噪声放大器;可变增益控制中图分类号:TN722.3 文献标识码:A 文章编号:100023819(2007)022207206
Gain-controlledCMOSLowNoiseAmplifier
HUJiasheng LIWei RENJunyan
(StateKeyLaboratoryofASIC&System,FudanUniversity,Shanghai,201203,CHN)
Abstract:Again2controlledlow2noisedifferentialamplifier(LNA)inNMOScascodingtopology,ispresentedbasedonSMIC0118ΛmRFCMOStechnology.WiththeESDprotectedpad,theimpedancematching,controlledvoltagegain,NFandIIP3ofcascadingsystemaredis2cussedandoptimized.MeasurementresultsshowthattheLNAhasmaximumforwardvoltagegainof27dB,NFof2133dB,IIP3about410dBmandthevoltagevariationrangeof7dBatthecentralfrequencyof1156GHzwithafairlywide-3dBbandwidthof150MHz,whileconsuming812mAcurrentfroma313Vpowersupply.ThedesignmethodscanbeusedforGSMandGPSwirelessreceiversystems.
Keywords:CMOSRFIC;lownoiseamplifier;gain-controlledEEACC:1220
以它需要有较低的噪声系数,并具有足够的增益来
1 引 言
近十年来,无线通讯的快速发展推动了具有低成本、高集成度特点的CMOS工艺在射频集成电路中的研究和应用。用CMOS工艺来设计和实现射频集成电路已成为近年来国际上的热点研究领域。
在多种无线通讯系统中,低噪声放大器(LNA)是接收机中的关键电路。由于其位于接收机前端,所
Ξ
抑制后级电路的噪声对系统的影响,同时要求有一定的线性度,并且增益最好可调。另外为了达到功率
最大传输,LNA的输入阻抗应该与前端源阻抗匹配。
文中将在第二部分对LNA在带ESD保护pad下的输入阻抗匹配、增益,以及考虑了共栅管影响下的噪声系数和线性度等方面进行了一系列分析及设计,并提出了优化措施;第三部分和第四部分将分别
基金项目:上海市信息委�经委2003年促进整机业与集成电路设计联动专项基金(编号为042联专2004)E2mail:[email protected]
208
固 体 电 子 学 研 究 与 进 展27卷
介绍LNA的电路设计和版图设计考虑;最后介绍LNA的测试结果以及总结。2 LNA电路设计理论分析
211 输入匹配和增益分析
LNA的输入匹配情况关系到功率传输的有效性,也影响噪声、增益等性能。此处的pad带有2kVESD静电保护功能。图1为带ESD静电保护电路及片外匹配电感的单端LNA的简化图,Lbw为封装寄生电感和键合线的等效电感之和。
图1 单端LNA简化图
Fig.1 Simplifiedschematicsofsingle2endedLNA
故单端LNA的输入阻抗为[1]
Ri≈(1+CP�Cgs)
2
(1)
其中,CP=Cmiller+CESD+Cpad+Cpkg,将各寄生电容值代入到上式中会发现CP大小为Cgs的近3倍,在M1的特征频率ΞT不够高的情况下,必须取电感值较大的源端反馈电感LS,以使LNA输入端阻抗匹配,而较大的电感集成在片上会占据较大的芯片面积,其自身电阻损耗会恶化LNA的NF性能。为了使用较
小的源电感LS就能实现阻抗匹配(因为过小的LS会使输入回路Q值过大,综合考虑,LS取了315nH),此处采用了片外辅助匹配电路来实现输入阻抗匹配。
考虑到共源共栅管间连接点对地的寄生电容
C[2]
X,LNA增益可以表示为:
Av(s)=gm1QinRd
g(2)
m2+gmb2+sCX
其中,输入回路品质因子值Qin=
50�(ΞTLS),输出
端电阻负载Rd=QLdΞ0Ld。可见为了提高LNA的增益,可以通过以下几个方面来实现:
1)在版图中采取适当的布局布线来减小M1和M2间对地寄生电容CX,有利于增益的提高。例如将
M1的漏区和M2的源区靠近,或将它们合并[4]。
2)适当提高输出电感Ld的电感值(但电感过大时会使谐振频率点的偏移对流片后输出端寄生电容大小的不确定性比较敏感)。
3)采用品质因子QLd较高的片上电感作为输出电感(但QLd太大的话会使-3dB带宽过窄)。此处采用的输出端电感为5168nH,在1196GHz下的品质因子QLd约为915,可得LNA的-3dB带宽2∃f0=f0�QLd≈200MHz,所以此电感的QLd值选择符合设计要求。212 噪声分析
噪声性能是LNA非常重要的一项指标。Lee[3]
已经从输入匹配元件电阻损耗热噪声,MOS管M1的沟道电流热噪声,以及M1的栅极感应电流噪声等方面对源极电感负反馈的共源共栅结构LNA的噪声进行了较充分的分析,但是他没有考虑MOS管M2带来的噪声以及ESD保护pad和封装寄生效应对LNA噪声性能的影响,而这两方面影响在高频时也应该被考虑进去。
考虑了匹配电路损耗,MOS管M1的栅电阻、栅电流和沟道电阻产生的噪声以及M2的沟道电阻和等效栅电阻产生的噪声带来的影响后,LNA的噪声因子应为
F
total
=1+
RLRcRLsRS+RS+RS+Rg,M1
RS+gm1
2
Qin2
RS[1+(gm1LSΞ0)2
]
+gm2
2
+
m12
Qin2
RS1+
gm2
+jΞCX
R2
g,M2gm12
RS1+gm2�sC(X
3)
其中ςΔ1Α12Δ12
1=1+2�c�Qin5Χ1+
Α1
5Χ(1
1+Qin2),RLg、RC、RLs和Rg,M1分别为片外匹配电感、
片外元件焊接点、片内源端电感损耗RLs和MOS管M1集总栅电阻
Rg,M1所产生的电阻损耗,C1为MOS管栅电流噪声
和漏电流噪声的相关系数,Δ1、Α1和Χ1为与工艺、M1的尺寸和工作点有关的常数[3],Rg,M2表示M2栅电流噪声在M2栅端产生的等效串连电阻以及M2的
集总栅电阻之和。
从式(3)可见,LNA要得到较好的噪声性能,可以通过以下几个方面来实现:
1)减小匹配电路中的电阻损耗,片外匹配电感
2期 胡嘉盛等:增益可控CMOS低噪声放大器
209
采用Q值较高的高频电感;
2)提高M1的跨导gm1,采用工艺允许的最小栅长;
3)定功耗情况下,输入端的品质因子Qin存在一个最优值使得噪声系数最小,这个最优值可以通过调整M1的宽度得到[3,4];
4)M2管的跨导gm2存在一个最优值使得LNA噪声系数最小;
5)减小M1和M2之间的寄生电容CX。213 线性度分析
线性度也是LNA的重要性能之一,下面对共源共栅级联结构下LNA的IIP3(输入三阶交调)进行分析。
对共源共栅LNA,可以看成是一个共源放大级和一个共栅放大器的两级级联系统。对于窄带的双端LNA结构,可以忽略MOS管小信号泰勒展开式中二次方项对线性度的影响,则共源共栅系统的总线性度有计算式
[4,5]
:
1
1
2
A
2
IP3
≈A
2
IP3,1
+
Α1
A
2
(IP3,2
4)
其中A
2IP3
为LNA总的三阶交调电压平方,A2IP3,1和
A
2
IP3,2
分别为共源管和共栅管的三阶交调电压平方,
Α1为共源管的电压放大倍数,有[6]
:
A2
IP3,1
=
2
3Η(1
5)A
2
4Vod2(2+Η2Vod2)(1+Η2Vod2)
2
IP3,2
=
3Η(2
6)
其中,Η表示载流子迁移率随栅电势变化的因子,Η的典型值为011～1m�V[4],Vod为栅源间过驱动电压,即Vod=Vgs-Vth,Vth为阈值电压。下标1和下标
2分别表示该参量与共源管和共栅管对应。
将式(5)、(6)带入到式(4)中,可得到1
A
2
≈
IP3
4Vod1(2+Η1Vod1)(1+Η1Vod1)
2+21
2
4V+Η2
(7)
od2(22Vod2)(1+Η2Vod2)
为简化起见,下面分析单端LNA的线性度(LNA的双端线性度比单端的线性度要好约3dB[4]),而对单端LNA,IIP32
LNA=Qin2R,再
S
利用式(7),可得
IIP32LNA=
3Q
in2
RS
V(2+Η1Vod1)(1+Η1Vod1)
2+od12
-1
4Vod2(2+Η2Vod2)(1+Η2Vod2)
2
(8)
其中Α1=gm111gm1
sC(X‖gm2+gmb2≈
gm2
当CX较小可忽略时)(9)因为MOS管在饱和区时有:
IΛ0Wd≈2
1+ΗVCoxL
Vod
(10)od可得g()
m=Vod
(1+ΗVod),而M1管和M2管的漏电流
近似相等,所以由式(9)又有:
Α1≈
V(od1(1+Η1Vod1)(2+Η2Vod2)11) 将式(11)带入到式(8)中,可得:
IIP32LNA=
3Qin2RS
VV2+
od1(2+Η1Vod1)(1+Η1od1)
(2-1)
(2+Η2Vod2)3Vod12(1+Η1Vod1)
2
(12) 从式(12)中可以看出,增大LNA线性度可以通过下面几个方面来实现:
1)减小输入回路的品质因子Qin。但是从前文的
分析中可以看出,Qin太小的话会使得LNA的增益和噪声恶化。
2)提高M1管的过驱动电压Vod1。如果假定由于优先考虑LNA的噪声性能和增益而定下了M1的尺寸大小的话,则从式(10)可以看出,此时提高Vod1的话会导致工作电流的增大,从而增大LNA功耗。
对于式(12)中的Vod2,用Matlab仿真工具分析发现,当Vod2在典型值011～014V之间逐渐减小时,IIP3LNA会增大。这是因为虽然Vod2的增大会使单个MOS管的线性度变好[式(6)],但是在共源共栅管级联系统中,Vod2的增大也会导致共源管M1的电压增益Α1变大[式(11)],这点会导致系统总的线性度恶化[式(4)]。所以适度地减小Vod2,即在工作电流不变的情况下增大M2管的宽度W(同时W变化时需保持共源管和共栅管都工作在饱和区,以使电路正常工作)会有利于线性度的改善,但是这样也会导致M1和M2间的寄生电容CX增大,而CX的增大对LNA的性能有恶化影响,所以M2管宽度W的选
择需要折衷考虑。
对比其它文献中的分析论述,文献[6]认为Vod2
(如果将文献[6]中的VGS看成是Vod2的话)的提高会使整个LNA的线性度提高,但是笔者在分析时将共源管的电压增益Α1看成了远大于1的常数,没有注意到Α1是与Vod2有关的大小接近1的变量。
3 LNA电路设计
包括测试buffer和片外匹配部分的双端LNA
210
固 体 电 子 学 研 究 与 进 展27卷
主体电路图(未包括偏置电路部分)如图2所示。
LNA主电路设计与分析见文章第二部分“LNA电路设计理论分析”。
图2 双端LNA整体电路图
Fig.2 TopologyofthedifferentialLNA
为了减小ESD保护pad和封装模型的寄生电容对LNA的阻抗匹配的影响,此处LNA采用了片外匹配网络。匹配电感做在片外有利于芯片面积的降低,也可以减小电感做在片内时因为Q值较低带来的电阻损耗噪声。
根据前文中的分析,为了得到较大的增益和更低的噪声系数,共源共栅的主放大管M1和M2的沟道长度都采用了制作工艺所允许的最小长度0118Λm,但此处电源电压为313V,为了防止MOS管可能被击穿,所以对两管的极间偏置电压需谨慎设置,使其在各个工艺角下都小于118V。
311 输出buffer和片外输出匹配电路的设计
为了使测试结果准确,需要输出端和测试仪器端的内阻508阻抗匹配。为了实现输出匹配,并减小输出匹配电路对LNA性能的恶化影响,此处使用了以源跟随器型buffer为主和片外匹配网络为辅结合的方式(如图2所示)。由线性度级联计算式(4)可见,在前级LNA的增益Α远大于1时,LNA和测试buffer组成的两级系统总的线性度AIP3
主要受后级
的buffer的线性度A
IP3,2
限制。由于Buffer本身的线
性度并非接近正无穷,所以buffer的存在对LNA的线性度测试结果有恶化影响。为了提高buffer的线性度,从而使线性度测试结果更接近LNA本身性能,经过调试,将此处buffer的单端电流提高到了约
有25mA,不过增益衰减仍有6～7dB之多。在版图后仿真结果中,去除buffer后的单独的LNA线性度为210dBm,带buffer后的总体线性度为-110dBm。
另外需要考虑的是,对buffer的输入管尺寸大小的设置要使buffer输入阻抗接近在实际系统中
LNA后一级的Mixer的输入阻抗,以使LNA在与
测试buffer或Mixer级联的两种环境下的性能接近。
312 可控增益部分的控制电路的设计
图3电路通过Vctrl端连接图2核心电路,控制其中用于对共栅管和输出LCtank分流的PMOS管M3和M6(M3和M6的尺寸相同)中的电流大小,从而对增益进行控制。图2中M7管产生200ΛA恒定电流,M8和M9为开关管。当SV控制电平为低,则电压Vctrl为高电平,此时图3中M3和M6的电流为0,LNA增益最大;当SV控制电平为高,同时依次使控制电平DV1～DV4为高电平,根据PMOS管Mv1～Mv4与M3(或M6)的宽长比关系,则可以使M3(或M6)中产生对应比例大小的电流,从而使LNA依次产生四级按3dB递变的增益。
图3 增益控制部分的控制电路
Fig.3 Schematicsofgain2controlledcircuit
4 LNA版图设计
LNA及相关pad照片如图4所示,LNA面积为0195Λm×018Λm(未包括pad)。信号从版图下端中部输入,从上端中部经buffer输出,版图中央为共源共栅主放大电路,下端两个较小的电感为源端电感
LS,上端两个较大的电感为输出调谐电感Ld,增益控
制电路在版图右端中部,离主放大电路距离较远。
版图设计对于射频电路的性能具有重要的影响,甚至是起决定性作用,所以版图的布局布线也需慎重考虑。在此差分电路版图设计中除了需要注意电路的对称性外,还特别考虑了以下方面:
1)低频电路和高频部分尽量远离,减少干扰;
2)主放大部分的共源管的漏区和共栅管的源区靠近,减小其间对地寄生电容;
3)栅双端短距连接并用叉指结构(减小栅极集
2期 胡嘉盛等:增益可控CMOS低噪声放大器
211
图4 LNA芯片照片
Fig.4 MicrophotographoftheLNAchip
总电阻,以减小噪声系数)[4];
4)信号线用最高层金属,下面用低层金属平行跟随,以隔离衬底噪声,低层金属一端悬空,另一端连接到附近较安静的pad;
5)版图空余的地方可用NMOS管填充,作为VDD和地间的耦合电容;
6)Buffer上通过的电流比较大,单端有25mA,需要截面积足够大的金属做导线。所以在其MOS的源漏区导线用了各宽约8Λm的4层金属相叠而成,而其VDD导线用了第2、4、6层金属,VSS的连线用了第1、3、5层连线,各层金属交叠而成,可以增大VDD和VSS间的电容以退耦。
5 芯片测试结果及分析
LNA测试在杭州士康射频设计公司和上海AgilentTechnologyTM开放实验室完成。测试结果表明,经过输出LC调谐处电容阵列的开关控制,LNA输出谐振点在1152GHz与1160GHz之间变化,-3dB带宽均为150MHz。LNA测试PCB板在1156GHz时的噪声系数NF为3183dB,测试PCB板输入端的Balun在1156GHz时的插入损耗约为110dB,
PCB板上元件和焊接的损耗约为015dB[7]
,故LNA的实际噪声系数约为2133dB。
在1156GHz,PCB上测试得到的S21为20dB,S11为-18dB,S22为-15dB,反向隔离度S12为-57dB,线性度IIP3为110dBm。考虑到LNA测试电路中用到了测试buffer,而测试buffer在电路后仿真中的增益衰减至少为6dB,线性度恶化影响为3dBm,所以在没有LNA测试buffer的接收机电路中,即LNA直接连接混频器时(混频器的输入管尺寸与LNA测试buffer的尺寸大小相近),LNA的电压增
益应该为S21值再加上buffer衰减量6dB和PCB输入板输入端衰减量,即电压增益至少为27dB,而LNA本身的线性度IIP3约为410dBm。
图5 IIP3曲线(带测试buffer时为110dBm)
Fig.5 IIP3measurementresult(110dBmwiththe
testbuffer)
图6 S11曲线(1156GHz时-18dB)
Fig.6 -18dBofS11at1156GHz
图7 S21曲线(1156GHz时20dB)(带测试buffer)
Fig.7 20dBofS21at1156GHzwithtestbuffer
6 结 论
着重对低噪声放大器在考虑了2kVESD保护
pad和封装寄生效应后的输入阻抗匹配、
增益,以及
212
固 体 电 子 学 研 究 与 进 展27卷
图8 S22曲线(1156GHz时-15dB)(带测试buffer) 图9 S12曲线(1156GHz时-57dB)(带测试buffer) Fig.8 -15dBofS22at1156GHzwithtestbuffer Fig.9 -57dBofS12at1156GHzwithtestbuffer
表1 LNA测试结果
Tab.1 MeasurementresultssummaryofLNA
Frequency-3dBBW
Voltagegain
NF
S11
IIP3
GainvariedrangeVoltage
I
TechnologySMIC0118Λm
CMOS
�GHz
1156
�MHz
150
�dB
27
�dB
2133
�-18
�dBm
410
�dB
7
�V
313
�mA
812
对考虑共栅管影响的共源共栅级联系统下的噪声系数、线性度等进行了一系列分析并提出了优化措施,对测试buffer的设计以及LNA版图的优化设计做了说明。芯片测试结果表明:该LNA在1156GHz的中心频率下,-3dB带宽约为150MHz,输出最大电压增益为27dB,此时噪声系数NF约为2133dB,
IIP3约为410dBm,可变增益范围为7dB。在313V
[3] ShaefferDK,LeeThomasH.A1152V,1152GHz
CMOSlownoiseamplifier[J].IEEEJSSC,1997,32(5):7452759.
[4] LeeThomasH.TheDesignofCMOSRadio-Fre2
quencyIntegratedCircuits[M].Press,1998.
[5] BehzadRazavi.RFMicroelectronics[M].Prentice
HallPTR:1998.
[6] WeiG,DaquanH.Thenoiseandlinearityoptimiza2
.tionforA119GHzCMOSlownoiseamplifier[C]InternationalConferenceonMicrowaveandMillimeterWaveTechnologyProceedings,2002:2532257.
[7] 林 敏,王海永,李永明,等.22GHzCMOS射频低噪
CambridgeUniv
电源电压下消耗电流812mA。该设计方法可应用于
诸如GSM、GPS等无线接收机系统中。致谢:本文大部分工作是在复旦2士康射频集成电路联合实验室完成的,非常感谢上海士康射频技术有限公司在科研条件、科研指导等方面的大力支持。
参
考
文
献
声放大器的设计与测试[J].电子学报,2002,30(9):
127821281.
[1] SivonenP,ParssinenA.Analysisandoptimizationof
packageinductivelydegeneratedcommon2sourcelow2noiseamplifierswithESDprotection[J].1313.TransactionsonMTT,2005,53(4):13042
[2] BehzadRazavi.DesignofAnalogCMOSIntegrated
Circuits[M].NewYork:McGrawHill,2001.
IEEE
胡嘉盛(HUJiasheng) 男,江西九江人,
1981年生。2003年毕业于天津大学电子
信息工程系,现为复旦大学ASIC国家重
点实验室研究生,主要从事射频和模拟集成电路方面的研究。