光栅位移传感器二十细分电路设计

数字传感器的应用

今天随着计算机的飞速发展以及单片机的日益普及，世界进入数字时代，人们在处理被测信号时首先想到的是电脑，具有输出信号便于电脑处理的传感器就是所谓的数字传感器。图0所示为数字传感器的结构框图。本文主要介绍几种数字传感器的原理及应用。

图0 数字传感器的结构框图

一 光栅位移传感器二十细分电路设计 1 光栅位移传感器

图1所示为光栅位移传感器的原理简图，当刻线相同的两光栅片保持一定的间隙和一定的角度相对移动时，则将在与运动方向垂直的方向上产生明暗交替移动的莫尔条纹。随着主光栅和指示光栅的相对移动，莫尔条纹相应地移过读数窗，由于两光栅片间的气隙及光栅的衍射和干涉作用，读数窗上的光电组件的输出与光栅副相对位移量的关系为一近似的正弦规律，即

式中为电压信号幅值；为光栅节距；为光栅副相对位移量。

图1 光栅传感器原理简图

1—光源 2—聚光镜 3—主光栅 4—指示光栅 5—光电元件 2 莫尔条纹的产生及测量原理

光栅测量是利用光栅迭合时所形成的莫尔条纹及其变化来实现的。两块相同的长光栅（图2a ）迭合，如果栅线间夹角θ，则光栅组透光部分呈菱形，综合效果是一组等间距亮带，即形成了莫尔条纹（图2ｂ）。当θ很少时，莫尔条纹的方向与光栅条纹方向近似垂直。

图（a ）长光栅的结构 图（b ）莫尔条纹的形成

图2 光栅及莫尔条纹的形成 莫尔条纹的宽度：

（ 1 ）

光栅常数ｄ＝ａ＋ｂ。莫尔条纹的移动量Ｘ 与光栅间相对位移ｘ 之间的关系为：

Ｘ＝ｎ²ｘ （ 2 ）

其中ｎ＝１／2ｓｉｎ（θ／2）为放大倍数。当θ小于5°时，莫尔条纹间距Ｗ将远大于光栅栅距ｄ。这一结果在实用上非常重要，给测量带来极大方便。 3 光栅测量系统组成及工作原理

光栅测量系统由光栅传感器、光栅信号放大及整形电路、莫尔条纹信号辨

向及其细分电路组成：

其中：光栅传感器产生０ 与π，π/2与3π/2两组信号分别经过差动放大与整形器整形后，，输出脉冲信号，然后经过倍频与细分电路进行计数。 3.1 差动放大电路

图3为差动放大电路，光栅传感器产生信号为U1=Um Sin2π/W，

送入差动放大器进行交变信号的放大。放大器由一片ＴＬ062 集成电路组成，它具有较高的稳定性和可靠性。调整电位器Ｒ1、Ｒ11可以改变差分放大器输出电压的大小；电位器Ｒ2，电阻Ｒ3、Ｒ4，稳压管ＤＺ１、ＤＺ２ 及电容Ｃ1、Ｃ2 组成了一个直流电平调节电路（也可称为零漂调整电路），通过调整

电位器Ｒ2，可以调节差分放大器输出信号（Ｓｉｎ、Ｃｏｓ信号）的直流电平大小（本系统调整为２．５Ｖ）； Ｃ3、Ｃ9主要是用来抑制高频干扰。两路放大器的输出信号（Ｓｉｎ、Ｃｏｓ）经过电阻衰减后进入比较器的输入端进行比较放大，比较器由一片ＬＭ399集成电路组成，Ｃ6、Ｃ12作用是抑制高频干扰，Ｒ6、Ｒ17为回馈电阻，比较器放大倍数为Ｋ＝Ｒ6／Ｒ5， Ｒ7、Ｒ8、Ｒ9、Ｒ16、Ｒ10、 Ｒ18 为分压电阻，阻值大小相等，从而保证了比较器的静态工作点（2。5Ｖ），当输入信号大于基准电压时，输出为高电平；当输入信号小于基准电压时，输出为低电平。 3.2 电阻链五细分电路

图4 电阻链

在图4a 中Us 和Uc 是光电组件输出的两种信号, 分别对应于正弦信号和余弦信号。RL 为负载电阻。从电路中可以求得电桥的输出电压, 即RL 上的负载电压UL 为:

UL =（Usg1 + Ucg2）/（g1 + g2 + g3）

式中, g1 = 1/ R1 ; g2 = 1/ R2 ; g3 = 1/ RL 。 当电桥处于平衡状态时, UL = 0 , 有:

Usg1 + Ucg2 = 0，Us = Umsinθ, Uc = Umcosθ, 则: sin θ/cosθ=/R1R2

选取不同的R1/ R2 值, 就可以得到不同的θ值, 获得要求的细分。只有当θ属于第二、四象限的时候, 等式才能成立, 但如果再利用上Us 、Uc 的反相信 号U s 、Uc ,就可以在四个象限中得到任意的细分组合。

由图2b 可见, 当U 0 n 处输出电压等于零时, 有:

-sin θn/cosθn=（R1 + R2 + „+ Rn – 1）/(Rn + Rn + 1 + „) 对于光电器件来说, 电阻链细分是一个分压关系, 所取功率较小, 但电阻阻值的调整比较困难, 所以细分数不可能很高。

由图5 可知, 通过电阻链得到了10 个移相信号。根据等值细分的要求, 相移角 = 18°³k( k = 0 ,„„,9) 。兼顾到电阻系列的标称阻值, 在实际电路中的电阻R 1 、R 2 、R 3 、R 4 分别选取的是18k Ω、24k Ω、33k Ω、56k Ω。10 个移相的正弦信号经过10 个电平比较器得到10 路相位依次相差18°的方波信号,

用一片74LS14和一片74LS153构成的四倍频辨向电路，其所用的元件很少，实践证明却有较高的运行可靠性。

由74LS153移动74LS14构成的四倍频辨向电路，在光栅尺正向时，1Y 输出四倍频脉冲信号，2Y 无输出脉冲；在光栅尺反向移动时，2Y 输出四倍频脉冲，而1Y 无脉冲输出。如果将1Y 和2Y 接可逆计数器，则正向运动时加计数，反向运动时

减计数，最终的计数结果则对应被测物体的实际位移所产生的脉冲数。该电路要求来自光栅尺的信号均为整形后的方波。

74LS14是施密特的反相器，具有较强的抗干扰能力。为了减少线路中杂散电容对参数估算影响，C 值不应小于330PF,R 值不能太大或太小，为了减少环境对输出波形影响，C 最好选用瓷介质电容。以上四倍频判向电路经实际数控系统应用，效果良好。

二 锁相环电路及其频率合成器 1 锁相环的基本概念

所谓锁相，就是相位同步的自动控制。完成两个信号间相位同步的自动控制系统的环路叫做锁相环，也称PLL （Phase Locked Loop ）。最典型的锁相环 由 鉴 相 器（Phase Detector），环 路 滤 波 器（Loop Filter ），压控 振 荡 器（Voltage Controlled Oscillator ）三部分组成，如图8所示。

其中，鉴相器相位比较作用，其输出电压 uo 反映两个输入信号间的相位差（与频率之差成线性关系）的大小。该电路通过具有低通特性的环路滤波器后，建立起一个平均电压Uc ，作用于VCO 的控制输入端。VCO 的振荡频率则由其控制电压 Uc的大小决定。

当控制电压 Uc=0时，对应的振荡频率称为VCO 的固有频率。整个环路根据

负反馈的原理构成，鉴相器的输出电压总是朝着减小VCO 振荡频率与输入信号之差的方向变化，直到VCO 振荡频率与输入信号频率获得一致，当这种情况出现时，称VCO 的频率锁定于输入信号的频率或简称锁定。环路由失锁状态进入锁定状态的过程称为捕捉过程。在捕捉过程中，VCO 振荡频率逐渐趋同于输入信号频率的现象，称作频率牵引。在频率牵引过程中，环路有能力自行锁定的最大频率范围称为捕捉频带或简称捕捉带，它是反映捕捉能力优劣的一个重要指标。另一方面，环路锁定后，VCO 的振荡频率自动跟踪输入信号频率的变化并能维持锁定的最大频率变化范围称为环路的跟踪频带或简称同步带，它是反映跟踪性能优劣的一个重要指标。锁相环由起始的失锁状态到最终的锁定状态所允许的输入信号频率范围定义为频率捕捉范围；锁相环始终处于锁定状态所允许的输入信号频率范围定义为频率锁定范围。对应于图8锁相环框图的基本原理电路如图9所示。

图9 锁相环原理电路

图中运算放大器A1,A2构成压控振荡器，实现V/F变换。模拟乘法器被用作鉴相器，与由R9,C2,A3构成的环路滤波器实现F/V变换. 两者按照负反馈调节原理构成闭合环路，使输出信号UD 在一定范围内跟踪输入信号UI 的频率变化, 并保持相位同步。

2 通用型CMOS 锁相环4046

2.1 4046锁相环电路的基本组成和基本原理

锁相环4046的组成如图10所示。外引脚线排列如图11所示。与其他锁相环不同的是：4046具有两个可选用的鉴相器PDI 和PDII ，相位比较器PDI 是一个异或门使用于输入信号中噪声分量较多、信噪比较低的场合，但要求输入信号具 有50%的占空比。当无信号或噪声信号输入时，异或门输出平均电压等于UDD/2，经低通滤波器后送VCO(输入端9，使VCO 在中心频率上起振；PDII 有四个触发器、控制门和三态输出电路组成，是边缘触发工作方式的鉴相器，因而对输入信号占空比无特定的要求，但PDII 的信噪比容限不如PDI 高。输入信号只要求符合CMOS 逻辑电平要求，便可由引脚14直接接入，其逻辑”0”电平为（ UDD-USS）的30%以下，其逻辑“1”电平为（UDD-USS ）的70％以上。对于较小幅度的输入信号，必须经过电容耦合输入。输入信号经高输入阻抗放大器连接, PDI 和PDII 的输入端，PDI 和PDII 的另一输入端则连接引脚3，作为比较信号输入端接入来自引脚4的 VCO输入信号。鉴相结果在引脚2和引脚13上同时送出，可在两者 中择一使用。引脚1上将给出反映锁相环工作状态的指示信号，高电平表示环路

已锁定。检测这一指示信号可随时掌握锁相环的工作状态，给实际应用带来方便。环路低通滤波器的功能可通过外接R3、C3实现，滤波后的电压经引脚9接VCO 的控制输入端上，同时还经由源极输出器组成的电压跟随器A2从引脚10输出。R1 、R2 、C1是VCO 要求的外接元件。引脚-是禁止输入端，加高电平时禁止VCO 和A2 工作。4046集成器件可由内部稳压管提供基准电压UZ （典型值为5.4V ）， 但稳压管的限流电阻需经引脚15外接。

图10 PLL组成框图

3 倍频电路

（1）电路用途 采用锁相环构成倍频电路。

图11 外引脚排列图

（2）工作原理 图12所示电路由锁相环:CD4046和12位二进制串行计数器／分频器集成电路CC4040组成。电路中，CC4040接在CD4046 VCO输出端和比较器输入端之间。这样，频率锁定时，计数器输出信号频率 f0/16和锁相环输入频率 f1相等，即f1=f0/16，从而得到倍频输出信号 。

图12 倍频电路图

电 路 中 由 CC4040构 成16倍 频 率。改 变CC4040输出端口接线可以构成不同倍频电路。

（3）电路处置 锁相环集成电路CD4046的相位比较器1没有使用，其输出端可悬空。其他不用引脚均可悬空。