计算机原理(含综合答案)
试题A ：选择题（本题共10小题，每题2分，共20分）
1．美籍匈牙利数学家冯·诺依曼提出“存储程序”的概念，以此概念为基础的计算机统称为冯·诺依曼机。
以下不属于冯·诺依曼机特点的是（ D ）。
A ．计算机由运算器、存储器、控制器、输入设备和输出设备五大部分组成
B. 指令和数据都用二进制表示，且存放在存储器中按照地址访问
C. 指令由操作码和地址码组成 D. 计算机五大部件之间通过总线相连
2．有关计算机硬件的各个术语描述中，错误的是（ A ）。
A. 机器字长就是存储字长，同CPU 的寄存器的位数有关
Ｂ. MAR的位数反应了存储器中存储单元的个数，MDR 的位数反映了存储字长
C. 描述计算机运算速度的单位有MIPS 、BIPS 、CPI 及FLOPS 等
D. 机器字长是指CPU 一次能处理的二进制数据的位数
3．数据总线的位数称为数据总线宽度，也称总线宽度。假设某机器数据总线的宽度是8位，指令字长为
16位，则CPU 在某指令的整个指令周期内至少需要访问主存（ B ）次。
A ． 1 B. 2 C. 3 D. 4
4. 单重中断系统中，CPU 一旦响应中断，则立即关闭（ A ）标志，以防止当前中断执行时产生另一次中
断。 A ．中断允许 B．中断请求 C．中断屏蔽 D．DMA 请求
5．寄存器间接寻址方式中，操作数保存在（ B ）。
A ．通用寄存器 B ．主存单元 C．程序计数器 D．堆栈
6．下列对DMA 传送方式描述错误的是（ D ）。
A. DMA传送期间不需要CPU 的干预
Ｂ. 以响应随机请求的方式，实现主存同I/O设备的快速数据传送
C. DMA方式不存在程序切换问题 D. DMA方式可以方便处理复杂事务及异常事务
7．奇校验的编码原则是（ B ）。
A. 让待编信息为1的个数为奇数 B.让编成的校验码为1的个数为奇数
C. 让待编信息为0的个数为奇数 D.让编成的校验码为0的个数为奇数
8．下面关于浮点运算的描述中正确的句子是__D_。
A ．浮点运算包括定点整数运算和定点小数运算 B．阶码部件可实现加，减，乘，除四种运算
C ．阶码可以是定点整数，也可以是定点小数 D ．尾数部件可进行加，减，乘，除运算
9. 组合逻辑控制器设计中，产生不同的微操作控制信号取决于下面 Ⅱ 输入信号。 B
Ⅰ．时钟 Ⅱ．指令操作码的译码 Ⅲ．标志 Ⅳ．系统总线
A ．仅Ⅱ B．Ⅰ、Ⅱ、Ⅲ C．Ⅰ、Ⅳ D．Ⅰ、Ⅱ、Ⅲ、Ⅳ
10．一个计算机系统采用32位单字长指令，地址码为12位，如果定义了250条二地址指令，那么还可以
有 A 条单地址指令。 Ａ．4K Ｂ．8K Ｃ．24K Ｄ．16K
试题B ：选择题（本题共10小题，每题2分，共20分）
1．某机字长32位，其中1位表示符号位。若用定点小数补码表示，则最小负数为__C__。
A ．-(2-1) B．-(2-1) C．-(2+1) D．-1
2．寄存器间接寻址方式中，操作数在__B____。
A ．通用寄存器 B．主存单元 C．程序计数器 D．堆栈
3．在定点二进制运算器中，减法运算一般通过__D__来实现。
A ．原码运算的二进制减法器 B．补码运算的二进制减法器
C ．原码运算的十进制加法器 D．补码运算的二进制加法器
4．流水线中造成控制相关的原因是执行_A__指令而引起。
A ．条件转移 B．访问内存 C．算术运算 D．移位运算
5．单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数以外，另一个数常需采用_C__。
A ．堆栈寻址方式 B．立即寻址方式 C ．隐含寻址方式 D．间接寻址方式
6． 在系统总线的数据线上, 不可能传输的是__C_。
A ．指令 B．操作数 C ．握手(应答) 信号 D．中断类型号
7．在DMA 方式传送数据的过程中，由于没有破坏__B__的内容，所以CPU 可以正常工作（除访存外）。
A．程序计数器 B．程序计数器和寄存器 C ．指令寄存器 D．非以上答案 -31-30-31
8．CPU 中跟踪指令后继地址的寄存器是__B__。
A．地址寄存器 B．程序计数器 C．指令寄存器 D．通用寄存器
9．某寄存器中的数值为指令码，只有CPU 的__A__才能识别它。
A．指令译码器 B．判断程序 C．微指令 D．时序信号
10．微程序控制器中，机器指令与微指令的关系是__D__。
A．每一段机器指令组成的程序由一条微指令来执行B ．每一条微指令由若干条机器指令解释执行
C ．每一条机器指令由一条微指令来执行D ．每一条机器指令由一段微指令组成的微程序解释执行
试题A ：填空题（本题共8个空，每空2分，共16分）
1. 请进行进制转化：(103.27)8 = ( 43.5C )1 6
2. 若X 补= 1.1000，则X 原= 1.1000 。
3. 设有4个模块组成的四体存储器结构，每个存储体的存储字长为32位，存取周期为200ns 。假设数据
总线为32位，总线的传输周期为50ns ，则交叉存储器的带宽为128位/200ns + 50ns*（4-1）
=37*10 bps.
4．在微指令格式设计过程中，有8个具有互斥性的微命令被分配到一组，当该组采用编码方法表示时，微
指令格式的相关字段至少需要有 4 位。
5. DMA 访问主存时，让CPU 处于等待状态，等DMA 的一批数据访问结束后，CPU 再恢复工作，这种情况
称作 停止CPU 访问主存 。
6. 按IEEE754标准，一个32位浮点数由符号位S （1位）、阶码E （8位）、尾数M （23位）三个域组成。
其中阶码E 的值等于指数的真值加上一个为 7FH 、 3FFH、 3FFH的常数（偏移值）。
7. I/O设备同主机之间进行信息传送的方式包括程序查询方式、_中断 方式、_DMA__方式、I/O通道方
式、I/O处理机方式等。
试题B ：填空题（本题共8小题，11个空；每空2分，共22分）
1. 衡量计算机硬件性能的技术指标主要有机器字长、存储容量和运算速度。若某型号计算机的MAR 寄存器
为16位，MDR 为32位，则存储容量为 64KB 位。（有疑问）
2. 某计算机的Cache-主存层次采用组相联映像方式，块大小为128字节（块内地址7位），Cache 容量为
64块（块标记6位），按4块分组（组地址2位），主容量为4096块，那么主存储地址共需_ 15 _位。
3. 总线是连接多个部件的信息传输线，是各个部件共享的传输介质。但是通常在某一时刻，只允许一个部
件向总线 发送 信息，而多个部件可以同时从总线上 接收 息。
4. 通信总线可以按传输方式分为串行总线和并行总线，其中串行总线的优缺点是优点是占用通信线数7少，通信距离远。缺点是传输速度慢，效率低 。
5. 在总线的判优逻辑电路中，对总线请求响应速度最快的方式是 独立请求方式 ，对电路故障很敏
感但容易扩充设备的方式是 链式查询 。
6. 存储器按存取方式分类，可以分为随机存储器、只读存储器、顺序存取存储器和直接存取存储器，辅助
存储器中的硬盘属于其中的 直接存取存储器 。
7. 存储系统的层次结构主要体现在 主存和高速缓存 和主存－辅存这两个存储层次上，前者是为了解
决CPU 和 主存速度的不匹配 的问题。
8. 某机CPU 芯片的主振频率为8MHz ，每个机器周期平均包含4个时钟周期，该机的平均指令执行速度为
1.6MIPS ，平均指令周期是 _5 _个机器周期。
试卷A ：简答题及名词解释（本题共5小题，每小题5分，共25分）
1. 什么是微程序设计？P403
答：一条机器指令编写成一个微程序，每一个微程序包含若干条微指令，每一个微指令对应一个或几个微
操作命令。把这些微程序存到一个控制存储器中，用寻找用户程序机器指令的方法来寻找每个微程序中的
微指令。
2. 什么是组相联映射？P119
答：组相联映射是对直接映射和全相联映射的一种折中。主存的某一字块可以按模16映射到Cache 某组的
任一字块中。即主存的第0,16,32„„字块可以映射到Cache 第0组2个字块中的任一字块；主存的第
15,31,47^„„字块可以映射到Cache 第15组中的任一字块，显然，主存的第j 块会映射到Cache 的第i
组内，两者之间一一对应，属直接映射关系；另一方面，主存的第j 块可以映射到Cache 的第i 组内中的
任一字块，这又体现出全相联映射关系。
3. 简述中断系统中屏蔽技术的作用P365
答：中断屏蔽技术主要用于多重中断。中断屏蔽技术可以改变CPU 处理各种中断源的优先等级。还能给程
序控制带来更大的灵活性。
4. 动态RAM 的异步刷新P87
答：异步刷新是集中刷新和分散刷新两种方式的结合，既可缩短“死时间”，又充分利用最大刷新间隔为
2ms 的特点。
5. 指令流水P345
答：将指令的处理过程分为取指令和执行指令两个阶段。如果指令执行阶段不访问主存，则完全可以利用
这段时间取下一条指令，这样可以使取下一条指令的操作和执行当前指令的操作同时进行。
试卷B ：简答题及名词解释（本题共5小题，每小题5分，共25分）
1. 什么是总线宽度和总线带宽？P46
答：总线宽度：通常是指数据总线的根数，用bit （位）表示，如8位、16位、32位。
总线带宽：总线带宽可理解为总线的数据传输速率，即单位时间内总线上传输数据的位数，通常用每秒传
输信息的字节数来衡量，单位可用MBps （兆字节每秒）表示。
2. 简述中断系统中屏蔽技术的作用。P365
答：中断屏蔽技术主要用于多重中断。中断屏蔽技术可以改变CPU 处理各种中断源的优先等级。还能给程
序控制带来更大的灵活性。
3.DMA P202
答：直接存储器存取，主存和DMA 接口之间有一条数据通路，因此主存和设备交换信息时，不通过CPU ，
也不需要CPU 暂停现行程序为设备服务，省去了保护现场和恢复现场，工作速度比程序中断方式的工作速
度高。
4. 变址寻址 P315
答：有效地址EA 等于指令中的形式地址A 与变址寄存器IX 的内容相加之和，即
EA=A+（IX ）
5. 指令流水 P345
答：将指令的处理过程分为取指令和执行指令两个阶段。如果指令执行阶段不访问主存，则完全可以利用
这段时间取下一条指令，这样可以使取下一条指令的操作和执行当前指令的操作同时进行。
试题A ：综合题（本题共3小题，每题13分，共39分）
1. 某模型机共有 64 种操作，操作码位数固定，且具有以下特点：
（1）采用一地址或二地址格式；
（2）有寄存器寻址、直接寻址和相对寻址（位移量为 –128 ~ + 127）三种寻址方式；
（3）有16个通用寄存器，算术运算和逻辑运算的操作数均在寄存器中，结果也在寄存器中；
（4）取数/存数指令在通用寄存器和存储器之间传送数据；
（5）存储器容量为 1MB，按字节编址。
要求设计算逻指令、取数/存数指令和相对转移指令的格式，并简述理由。
算逻指令 /存数指令 双字长指令
20位地址 2. 按照偶校验方式计算二进制数码1100101的海明码。
3. 一个DMA 接口可采用周期窃取方式把字符传送到存储器，它支持的最大批量为400个字节。若存取周期
为100ns ，每处理一次中断需5µs，现有的字符设备的传输率为9600bps 。假设字符之间的传输是无间隙
的，且忽略预处理所需要的时间，试问采用DMA 方式每秒因数据传输需占用处理器多少时间？如果完全
采用中断方式，又需要占用处理器多少时间？
答案：根据字符设备的传输率为9600bps ，得每秒能传输 9600/8 = 1200B，即1200个字符 若采用DMA
方式，传送1200个字符共需1200个存取周期，考虑到每传400个字符需中断处理一次，因此DMA 方式每
秒因数据传输占用处理器的时间是0.1μs × 1200 + 5μs ×（1200 / 400) = 135μs 若采用中断方式，
每传送一个字符要申请一次中断请求，每秒因数据传输占用处理器的时间是5μs × 1200 = 6000 μs
试题B:综合题（本题共2小题，共33分）
1．（17分）假定磁盘传输数据以32位的字为单位，传输速率为1MB/s。CPU 的时钟频率为50MHz 。
（1）程序查询的输入输出方式，一个查询操作需要100个时钟周期，求CPU 为I/O查询所花费的时间比率，
假定进行足够的查询以避免数据丢失。
（2）用中断方式进行控制，每次传输的开销（包括中断处理）为100个时钟周期。求CPU 为传输磁盘数据
花费的时间比率。
（3）采用DMA 控制进行输入输出操作，假定DMA 的启动操作需要1000个时钟周期，DMA 完成时处理中断
需要500个时钟周期，如果平均传输的数据长度为4KB ，问在磁盘工作时处理器将用多少时间比率进
行输入输出操作，忽略DMA 申请使用总线的影响。
（4）根据以上计算，可得出什么结论？
答案：
（1）因为磁盘传输数据以32位的字为单位，传输速率为1MB/s=250KW/s，即每秒需要传输250K 次。
1秒钟内用于查询的开销：100×250 000=25000 000=25M个时钟周期。
CPU 的时钟频率为50MHz ，即1s 内共有50M 个时钟周期。所以CPU 为I/O查询所花费的时间比率25M/50M=50%。
（2）为达到外设1MB/s的数据传输率，外设每秒申请的中断次数： 1MB/4B=250 000，1秒钟内用于中断的开销：100×250 000=25000 000=25M个时钟周期。
所以CPU 为传输磁盘数据花费的时间比率为：25M/50M=50%。
（3）为达到外设1MB/s的数据传输率，1秒钟内需产生的DMA
1MB/4KB=250，CPU 用于DMA 处理的总开销：（1000+500）×250=375 000=0.375M个时钟周期。所以处理
器进行I/O操作的时间比率：0.375M/50M =0.75%
(4)根据以上计算，可以看出在高速的I/O设备（如磁盘）和存储器交换大量数据时，采用DMA 传送方式
比中断和查询方式的速度快，CPU 效率高。
2．（16分）某模型机共有 64 种操作，操作码位数固定，且具有以下特点：
（1）采用一地址或二地址格式；
（2）有寄存器寻址、直接寻址和相对寻址（位移量为 –128 ~ + 127）三种寻址方式；
（3）有16个通用寄存器，算术运算和逻辑运算的操作数均在寄存器中，结果也在寄存器中；
（4）取数/存数指令在通用寄存器和存储器之间传送数据；
（5）存储器容量为 1MB，按字节编址。
要求设计算逻指令、取数/存数指令和相对转移指令的格式，并简述理由。
次数：
算逻指令 /存数指令 双字长指令 20位地址